<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > Xilinx公司正式推出Virtex-4

Xilinx公司正式推出Virtex-4

作者: 時(shí)間:2004-09-21 來(lái)源: 收藏

  可編程邏輯領(lǐng)域全球領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. )今天宣布,其Virtex-4™旗艦產(chǎn)品線(xiàn)以及針對該產(chǎn)品線(xiàn)的全套設計工具正式出貨,這標志著(zhù)全球第一個(gè)利用90nm/300mm芯片制造工藝技術(shù)生產(chǎn)的多平臺FPGA系列產(chǎn)品按時(shí)推出。尤其引人注目的是,Virtex-4系列是賽靈思公司的第二個(gè)90nm產(chǎn)品線(xiàn)。通過(guò)與生產(chǎn)合作伙伴UMC的合作,賽靈思公司在利用成熟的90nm工藝進(jìn)行生產(chǎn)方面,領(lǐng)先PLD行業(yè)其它廠(chǎng)商至少一年多的時(shí)間。
  
  基于Virtex-II™和Virtex-II Pro™ 平臺FPGA在客戶(hù)中取得的巨大成功,賽靈思公司與全球800多名系統設計人員共同塑造了下一代FPGA產(chǎn)品——Virtex-4產(chǎn)品線(xiàn)。因此,Virtex-4包括了100多項技術(shù)創(chuàng )新,整個(gè)系列分為三個(gè)面向特定應用領(lǐng)域而優(yōu)化的平臺FPGA架構,共有17種器件可供設計人員選擇。這三個(gè)平臺分別是:Virtex-4 LX FPGA(面向邏輯密集的設計)、Virtex-4 SX FPGA(面向高性能信號處理應用)和Virtex-4 FX FPGA(面向高速串行連接和處理應用)。

  多平臺的方法使得客戶(hù)可以選擇最適合自己應用的最佳資源組合,從而以最低的成本獲得最好的功能和最高的性能。

  “每一代Virtex都體現了我們這一承諾,就是致力于在不斷降低成本的情況下為客戶(hù)提供大大增強的功能?!辟愳`思公司主席兼首席執行官Wim Roelandts說(shuō),“通過(guò)Virtex-4的推出,我們將這一承諾推向了一個(gè)全新的業(yè)界水平,在可編程器件架構、技術(shù)和系統設計能力等方面都有飛躍發(fā)展?,F在,我們的客戶(hù)正以過(guò)去根本不可能的價(jià)位來(lái)構建他們的下一代系統?!?/P>

  Virtex-4系列(www..com/cn/virtex4)可提供高達20萬(wàn)邏輯單元和高達500 MHz的性能,密度和性能是目前市場(chǎng)上正在生產(chǎn)的任何一種FPGA產(chǎn)品的兩倍。先進(jìn)的深亞微米設計技術(shù)、集成硬IP模塊以及三次氧化90nm工藝技術(shù)相結合,將器件成本和功耗降低多達50%。這些優(yōu)勢使得這一多平臺系列產(chǎn)品的性能價(jià)格比達到前一代FPGA的10倍。

  通過(guò)Virtex-4客戶(hù)早期使用計劃,賽靈思公司從今年二月份開(kāi)始就已經(jīng)與100多家客戶(hù)合作,并于六月份開(kāi)始提供LX25器件的樣品。作為Virtex-4 LX 25器件的最早一批使用者,安捷倫實(shí)驗室(Agilent Labs)在其下一代產(chǎn)品中已經(jīng)使用了Virtex-4器件的高級功能。

  “賽靈思公司為我們提供了參加Virtex-4 早期使用計劃的機會(huì )。因此,我們的下一代產(chǎn)品已經(jīng)從這些先進(jìn)平臺FPGA器件的眾多特性中受益?!卑步輦悓?shí)驗室高級電力工程師August Hidalgo說(shuō),“Virtex-4器件的ChipSync™技術(shù)使得高速并行接口的設計更為容易,能夠保證所需要的性能。Virtex-4器件中的可編程延遲單元、SerDes以及分區時(shí)鐘等提供了前所未有的關(guān)鍵特性?!?/P>

  安捷倫實(shí)驗室(www.labs.agilent.com)有300多名研究人員和員工,其主要工作包括在通信、電子、生命科學(xué)和測量領(lǐng)域的應用研究, 在生物學(xué)、光纖光學(xué)、材料、微電子、微機械系統以及光電子領(lǐng)域的基本研究,以及其它方面的基礎研究。

  在今天同時(shí)發(fā)布的相關(guān)新聞中,賽靈思公司還宣布推出Virtex-4設計軟件ISE 6.3i設計套件,與Virtex-4 FPGA相配合,性能領(lǐng)先高達40%。 請訪(fǎng)問(wèn): www..com/cn/prs_rls/software/0494ise63i.htm.

  Virtex-4:深入到可編程系統設計的新市場(chǎng)

  新推出的Virtex-4系列有望推動(dòng)賽靈思公司進(jìn)一步超越傳統的PLD市場(chǎng),并進(jìn)入更為廣泛的高性能處理、處理和高速串行通信應用,從而使賽靈思公司在A(yíng)SIC/ASSP市場(chǎng)占有更大的份額。賽靈思公司預計這一市場(chǎng)的總價(jià)值到2007年可達到年營(yíng)收360億美元(市場(chǎng)數字基于Gartner Dataquest 2007 ASIC/ASSP 預測報告)。

  全球第一個(gè)多平臺FPGA

  今天賽靈思公司第一次公布了該系列器件以及包括新的參考設計、硬件平臺和設計工具在內的完整設計解決方案的所有技術(shù)規格。今天新公布的特性包括可使源同步接口設計更容易的ChipSync技術(shù),以及可提供成本最低且最易于使用的以太網(wǎng)連接 -10/100/1000 Ethernet MAC。結合以前所發(fā)布的新功能特性,Virtex-4已經(jīng)成為業(yè)界功能最強大、特性最豐富的可編程系統設計解決方案。有關(guān)Virtex-4特性的詳細信息,請參閱:www..com/cn/company/press/kits/v4/factsheet.pdf。

  基于革命性的ASMBL™(高級硅片組合模塊)架構,Virtex-4為客戶(hù)提供了比目前任何其它FPGA系列都要多的選擇。Virtex-4系列有17款器件和三個(gè)針對特定領(lǐng)域而優(yōu)化的平臺,每個(gè)平臺都提供了針對特定領(lǐng)域而優(yōu)化的一組最佳功能特性組合,從而能夠提供性能最高且成本最低的解決方案。

   Virtex-4 平臺FPGA共同的特性——所有三個(gè)平臺包括一些共同的突破性技術(shù)特性,如:500 MHz DCM數字時(shí)鐘管理器、PMCD相位匹配時(shí)鐘分頻器、片上差分時(shí)鐘網(wǎng)絡(luò )、帶有集成FIFO控制邏輯的500 MHz SmartRAM技術(shù)、每個(gè)I/O都有集成ChipSync源同步技術(shù)的 1 Gbps I/O,以及Xtreme DSP邏輯片。

  Vitex-4 LX平臺 FPGA ——LX平臺提供了所有共同特性,密度高達20萬(wàn)邏輯單元,是全球邏輯密度最高的FPGA系列。

  Virtex-4 SX 平臺 FPGA –SX平臺和LX器件一樣都包括了基本的特性集,但SX還集成了更多的SmartRAM存儲器塊和多達512個(gè)XtremeDSP邏輯片,遠遠超過(guò)目前市場(chǎng)上的任何FPGA系列。在最高500 MHz時(shí)鐘速率下,這些硬件算術(shù)資源可提供高達256 GigaMACs/second的驚人DSP總帶寬,功耗卻僅為 57 μW/MHz。
  
  Virtex-4 FX 平臺 FPGA -FX平臺器件嵌入多達兩個(gè)32位RISC PowerPC處理器,提供超過(guò)1300 Dhrystone MIPS,以及最多四個(gè)集成10/100/1000 Ethernet MAC內核,以用于高性能處理應用。新的輔助處理器單元(APU)控制器在處理器和FPGA硬件資源間提供了通暢的連接通道,從而能夠為一類(lèi)靈活且具有極高性能的集成軟件/硬件設計提供支持。FX平臺器件還包括多達24個(gè) RocketIO高速串行收發(fā)器,其性能范圍(從600 Mbps 至 11.1 Gbps)是業(yè)界最寬的,因此可提供業(yè)界領(lǐng)先的高速串行性能。FX平臺器件集成的RocketIO收發(fā)器支持所有主要的高速串行傳輸數據速率,包括10、6.25、4、3.125、2.5、1.25和0.6 Gbps。

  價(jià)格和供貨情況

  Virtex-4系列中的第一款器件Virtex-4 LX25現正供貨,2005年時(shí),25,000片的每片單價(jià)為39.99美元起。Virtex-4 SX平臺的第一款器件將從2004年第四季度開(kāi)始提供,2005年時(shí),SX25 25,000片貨量的每片單價(jià)為59.99美元起。Virtex-4 FX平臺的第一款器件將于2005年第一季度開(kāi)始提供,價(jià)格將在供貨時(shí)公布。Xilinx EasyPath計劃支持Virtex-4系列。利用EasyPath計劃,在大批量生產(chǎn)時(shí)即可將系統成本進(jìn)一步降低多達80%,同時(shí)還可保持Virtex-4芯片的所有優(yōu)點(diǎn)。

分頻器相關(guān)文章:分頻器原理


關(guān)鍵詞: xilinx 嵌入式

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>