軟件定義無(wú)線(xiàn)電應用中，雙通道時(shí)間交替ADC增益和時(shí)序誤差的實(shí)時(shí)校準

　　3 估算算法包括三個(gè)步驟：

　　1. 提取出校準信號，并采用LMS算法在子ADC輸出端消除校準信號，產(chǎn)生時(shí)間離散信號x₀和x₁。這一算法要求在校準頻率上施加數字余弦/正弦參考信號。余弦波信號的產(chǎn)生可使用大小為4K (實(shí)際中K<64)的小規模查找表(LUT)來(lái)實(shí)現，而正弦波信號則可通過(guò)簡(jiǎn)單地延時(shí)K值由余弦波信號來(lái)產(chǎn)生。

　　2. 如圖2所示，使用LMS算法，可從提取出的x₀和x₁信號中相應地估算出系數h₀和h₁。

　　3. 從等式3中得到的線(xiàn)性方程組中可計算出增益和時(shí)序誤差。

　　估算完成后，增益和時(shí)序誤差被輸入到數字校準引擎，使用簡(jiǎn)單的數字乘法器可對增益進(jìn)行補償，時(shí)序誤差的校準可采用修正的小數延時(shí)濾波器完成，通過(guò)使用多相和對稱(chēng)方法可降低濾波器實(shí)現的復雜度。估算和校準引擎都在子ADC采樣速率下運行，估算模塊還可以采用降采樣的方案以便進(jìn)一步優(yōu)化。

　　4 概念驗證

　　可以使用圖3中所示的測試設置產(chǎn)生包含下述特性的復合測試信號：

　　• 中心為300 MHz的一路TM3.1、20 MHz LTE載波

　　• 253.44 MHz、-35 dBFS校準正弦波，對應于S=1、K=8、P=2K，

　　由于該測試設置具有低噪聲和高線(xiàn)性度D/A轉換器以及數控可變增益放大器(DVGA)，因此擁有非常高的動(dòng)態(tài)范圍。這里采用了集成有高分辨率可調增益和時(shí)序誤差功能的商用14位/500Msps TIADC。ADC原始數據通過(guò)FPGA進(jìn)行采集，并使用Matlab軟件和IDT公司的校準算法來(lái)處理這些數據。TIADC的增益和時(shí)序誤差分別被設置為大約0.5dB和5ps，以便對最差情況進(jìn)行仿真。

　　圖4所示為校準前、后的數據功率譜圖。LTE載波鏡像在校準前是-80dBFS，校準后減小了大約30dB，為-110dBFS水平。校準信號及其鏡像已經(jīng)被提取和抵消算法完全消除，此性能是在大約200μs收斂時(shí)間內取得的。

　　校準信號保持不變，而LTE載波中心頻率則從50 MHz掃頻到400 MHz，以便對頻率行為進(jìn)行評估。如圖5所示，得到的鏡像抑制(image rejection)表明，在兩個(gè)第一奈奎斯特區內，動(dòng)態(tài)范圍的改進(jìn)至少保持了30 dB。正如所預期的一樣，如果帶寬誤差沒(méi)有得到校準，會(huì )導致頻率受到限制，從而使鏡像抑制能力下降。