基于FPGA的軟件無(wú)線(xiàn)電平臺設計

　　1.4 CPU控制單元

　　Virtex-4 FX系列FPGA集成了運行速度高達450 MHz的雙32位嵌入式PowerPC，每個(gè)處理器可提供超過(guò)700 DhrySTone MIPS的性能，是普通FPGA中處理器性能的三倍。兩個(gè)完全集成的UNH認證的10/100/1000 Ethernet MAC進(jìn)一步提升了Virtex-4 FX處理平臺的性能，從而提高了FPGA資源的可用性。本系統以PowerPC作為該系統的指令處理和控制單元，可以避免純硬件設計復雜，通用性差和不容 易協(xié)調控制的缺點(diǎn)。PowerPC是本系統SoPC架構的核心組成部分，擔負算法實(shí)現和中央控制兩部分任務(wù)。Virtex-4 FX內部有大量乘法器可供調用，能夠充分滿(mǎn)足各種數字信號處理要求;

　　PowerPC與前文提到用Verilog-HDL 設計的DSP模塊連接，使整個(gè)系統具有實(shí)時(shí)動(dòng)態(tài)信號的處理能力。PowerPC作為控制器的狀態(tài)流程如圖3所示。

　　2 FSK設計實(shí)例及仿真結果

　　在現代通信中，調制器的載波信號幾乎都是正弦信號，數字基帶信號通過(guò)調制器改變正弦載波頻率，產(chǎn)生移頻鍵控(FSK)信號。FSK時(shí)域表達式為

　　用本系統實(shí)現FSK調制結構框圖如圖4所示，用Verilog-HDL語(yǔ)言編寫(xiě)實(shí)現的FSK調制模塊，相對于傳統軟件無(wú)線(xiàn)電的實(shí)現方式，省去了讀取指令周期的時(shí)間，總運算時(shí)間縮短了一半。FSK調制的ModelSim波形仿真結果如圖5所示。

　　3 結論

　　改進(jìn)的基于FPGA的嵌入式軟件無(wú) 線(xiàn)電系統，可更好地滿(mǎn)足通信、雷達、數字電視等高科技領(lǐng)域對信號處理實(shí)時(shí)性的要求。運用軟件無(wú)線(xiàn)電和SoPC技術(shù)，極大的提高了系統動(dòng)態(tài)實(shí)時(shí)信號的處理能 力。在節約資源方面，以節省芯片數量計算，該系統相對于目前常規系統，節省功耗和體積可達30%以上。40MHZ時(shí)鐘頻率, 12bit精度，80dB無(wú)寄生動(dòng)態(tài)范圍，該系統可以應用于Cellular / PCS基站，多通道多模式接收機，GPS抗干擾接收機，相控陣接收機，頻譜分析，3G無(wú)線(xiàn)通信等領(lǐng)域。