利用CME-M5實(shí)現1080P高清字符疊加的設計要點(diǎn)分析

　　假設計是256級的黑白灰屏， R-G-B三色同時(shí)由FF變?yōu)?0，即24根數據線(xiàn)同時(shí)電平翻轉，這對FPGA芯片的供電、速度要求是最高的， 所以專(zhuān)用測試驗證來(lái)看，灰階基本上可以驗證視頻傳輸的質(zhì)量是否穩定可靠， 其它的拿圖片混過(guò)關(guān)的實(shí)際上都不算數的。

　　那好吧， 我們就以256灰階作為參考圖例驗證。

　　按照一般CPLD EPM240的設計， 直通的效果是完美，不用懷疑，已經(jīng)過(guò)廣泛的使用。正常的效果如下，沒(méi)亮線(xiàn)，沒(méi)噪點(diǎn)。

　　而在通過(guò)M5-ByPass的顯示效果如下所示(幾張示例圖片)，幾種顏色的灰階都出現亮線(xiàn)。

　　根據以上可得， 像CPLD那種By-Pass的方式是行不通的。 引起灰階亮線(xiàn)問(wèn)題，一般有兩個(gè)：

　　(1)一個(gè)是驅動(dòng)電流不足;

　　(2)另一個(gè)是IO或時(shí)鐘速度跟不上，數據沒(méi)有對齊;

　　先從第一個(gè)解決方案著(zhù)手，在primace7.2下把默認的HS,VS輸出4mA(default)改為8mA，對翻轉速度比較快的PCLK改為16mA。而輸入全部加拉弱上拉，改了以后僅對黃色灰階有改善(看不出亮線(xiàn))，其它的并沒(méi)有改進(jìn)行。

　　進(jìn)行第二個(gè)方案，解決數據對齊的問(wèn)題。 加入FastIO設置，效果也沒(méi)有明顯示的改善。

　　最終考慮，還是用同步時(shí)鐘把RGB-HS-VS打一拍同步進(jìn)來(lái)試試看， 代碼也非常簡(jiǎn)單，如下所示。

　　出來(lái)的效果是讓人滿(mǎn)意的。之前的所有彩色灰階，顯示正常，如下所示。

　　準備收工舉杯慶祝的時(shí)候，發(fā)現最后一關(guān)仍然沒(méi)過(guò)，那就是該死的256黑白灰階，還剩下一條亮線(xiàn)了，按照一般應用，都是圖片疊加文字，是能混過(guò)去的。因為到了這一步好像沒(méi)什么可以調整了，設計太簡(jiǎn)單了，也曾想過(guò)，那就這樣吧，M5的性能也就只能到這里。

　　亮線(xiàn)的問(wèn)題除了跟數據有關(guān)，也跟時(shí)鐘有關(guān)，PCLK的電流設置到16mA，帶來(lái)增加驅動(dòng)能力的好處，同時(shí)也會(huì )增大電平翻轉的過(guò)沖。如下圖所示，綠色的方波是我們想要的最佳波形，紅色波形卻是實(shí)際的情況，拿張M5的電路，示波器測試一下即可驗證。

　　如果能把過(guò)沖收拾掉同時(shí)能保持16mA的電流，這個(gè)信號就是完美的。我們希望是這樣，現在還剩下一個(gè)看似不重要的參數仍然可以調整，叫做Slew-Rate?？瓷先ザ际悄J最快的Fastest(default)，都已經(jīng)最快，還是什么可調節呢，我們不是要求最快的嗎?