X波段頻率合成器設計

　　3 電路設計

　　X波段頻率源的設計重點(diǎn)在于選擇合理的PLL輸出、鎖相環(huán)路濾波器的設計以及電路PCB布板和電磁兼容設計。

　　3.1 環(huán)路濾波器的設計

　　環(huán)路濾波器是鎖相環(huán)電路中最重要的一個(gè)部分，它的性能好壞直接關(guān)系到鎖相輸出的相位噪聲和雜散指標，鎖定時(shí)間。環(huán)路對帶內噪聲呈低通濾波，對VCO噪聲呈高通特性，所以選擇環(huán)路帶寬在兩噪聲源譜密度的交叉點(diǎn)附近總是比較接近于最佳狀態(tài)的。環(huán)路濾波器分為有源濾波和無(wú)源濾波，當VCO的調諧電壓超過(guò)鑒相器的最大輸出電壓時(shí)，就要用到有源環(huán)路。使用有源環(huán)路時(shí)，選擇合適的運算放大器對環(huán)路的性能有很重要的影響，主要影響的參數有噪聲電壓、噪聲電流、轉換速率、偏置電流。其中噪聲電壓、噪聲電流主要影響輸出信號的相噪特性，而轉換速率、偏置電流對雜散和轉換時(shí)間的影響較大。此外運算放大器的偏置電壓對輸出信號的相位噪聲影響也較大。

　　3.2 PCB的布板和電磁兼容設計

　　3.2.1 優(yōu)質(zhì)電源和良好的電源濾波

　　對于PLL電路，要得到頻譜純度高的信號，電源穩定度是非常主要的指標?？蛇x用串聯(lián)穩壓器，做好直流電源與控制電源的去耦來(lái)減小外界信號對電源的干擾。

　　3.2.2 合理的布板

　　鑒相器中充電泵的供電線(xiàn)最易受到噪聲信號的影響,可在Vcc和充電泵的供電線(xiàn)上放置去藕電容。容值為0.1mF, 1mF和10mF的電容能在寬頻率范圍內濾出噪聲。一般把較小的電容靠近PLL芯片放置用來(lái)處理高頻噪聲，大些的電容放遠些，最好在它們之間加電感。設計時(shí)確保充電泵供電線(xiàn)和VCO的調諧線(xiàn)路遠離噪聲源，盡量避免在VCO調諧線(xiàn)路的近端排布任何信號走線(xiàn)，調諧電壓非常微小的變化也會(huì )使一個(gè)高增益VCO產(chǎn)生很大的頻率偏移。對VCO應采用適當的屏蔽措施，任何具有靠近VCO諧振點(diǎn)頻率的噪聲都會(huì )很容易地被耦合至VCO并對其進(jìn)行調制,當輸出信號的諧波能量被耦合至VCO振蕩回路中時(shí)就會(huì )產(chǎn)生寄生輸出，影響輸出性能。

　　4 實(shí)驗結果

　　基于上面的理論和分析，我們研制出了輸出頻率為13.2~13.5GHz的頻綜系統，通過(guò)改變頻率控制字和跳頻步進(jìn)，能夠實(shí)現點(diǎn)頻和以1MHz為步進(jìn)的跳頻輸出。圖2為PLL輸出頻點(diǎn)為13.41GHz時(shí)的相位噪聲, 圖3為PLL輸出頻率為13.41GHz時(shí)寬帶雜散譜，鑒相頻率為1MHz。由圖可見(jiàn)，PLL輸出的相位噪聲達到指標所給的-65dBc/Hz@1kHz, 輸出雜散也得到很好的抑制，對鑒相頻率的抑制優(yōu)于-80 dBc，輸出雜散也得到很好的抑制。由于本實(shí)驗受頻率合成芯片中鑒相器噪聲基底和分頻器分頻次數不連續的影響使得最終輸出的相位噪聲受鑒相器限制，故在實(shí)際應用中采用鑒相器噪聲基底更低和分頻次數連續的鑒相器相位噪聲和雜散還可以得到一定程度的改善。

　　圖2 相位噪聲測試結果

　　圖3 雜散測試結果

　　5 總結

　　通過(guò)對X波段微波頻率合成器的設計和實(shí)驗工作可以看到，采用PLL 頻率合成方案構成的頻率合成器的指標是令人滿(mǎn)意的。從前面的分析和實(shí)驗結果可知，PLL頻率合成器在相位噪聲特性、雜波抑制及頻率分辨率等方面相對于單一的頻率合成方式都較大的優(yōu)勢，其更大的優(yōu)點(diǎn)還在于相對于多環(huán)鎖相和混頻鎖相其結構簡(jiǎn)單、調試方便、性能穩定。因此PLL頻率合成方案是用于頻率合成器設計的一種較好的方案，可以推廣至不同的頻段和不同的應用。