C波段寬帶捷變頻率綜合器設計
加入技術(shù)交流群
編者按： 摘要：本文介紹了一種C波段寬帶捷變頻率綜合器的設計方法，采用直接數字頻率合成器(DDS)實(shí)現頻率捷變，采用倍頻鏈路擴展輸出帶寬，通過(guò)與鎖相環(huán)(PLL)合成產(chǎn)生的本振信號混頻將輸出頻率搬移到C波段。論述了DDS時(shí)鐘電路、倍頻鏈路以及混頻部分的設計方法，并給出了達到的主要技術(shù)指標和測試結果。
引言
頻率合成器是現代通訊系統必不可少的關(guān)鍵電路， 是電子系統的主要信號源，是決定電子系統性能的關(guān)鍵設備。隨著(zhù)系統對頻率源的頻率穩定度、頻譜純度、頻率范圍和輸出頻率個(gè)數的要求越來(lái)越高，高穩定、低相位噪聲、
實(shí)現的性能指標如下：
本文引用地址：http://dyxdggzs.com/article/263364.htm輸出頻段：6.5125～6.7375GHz、6.5875～ 6.8125GHz、6.6625～6.8875GHz、6.7375～6.962GHz
頻率步進(jìn)：1Hz
跳頻速度：≤100ns
雜散抑制：≤-58dBc
以PLL產(chǎn)生本振為6.075GHz時(shí)為例，該路最終應輸出6.5875～6.8125GHz頻率，用頻譜儀測量該路最終混頻輸出的頻譜如圖5所示。
該路輸出頻段內最大雜散點(diǎn)如圖6所示，此時(shí)雜散抑制為-60dBc左右。
4 結束語(yǔ)
本文采用DDS結合倍頻和上變頻技術(shù)的方案實(shí)現了C波段寬帶捷變頻率綜合器，該頻率合成器具有頻率切換速度快，步進(jìn)小，工作頻帶寬，輸出雜散低等特點(diǎn)，具有較高的工程應用價(jià)值。
參考文獻：
[1]高玉良.現代頻率合成與控制技術(shù)[M].北京:航空工業(yè)出版社,2002
[2]張大鶴,紀學(xué)軍,李青平.小步進(jìn)捷變頻率合成器設計技術(shù)[J].無(wú)線(xiàn)電工程,2009,39(6):43-46
[3]李昂.X波段連續波雷達收發(fā)前端的設計與實(shí)現[D].成都：電子科技大學(xué),2013
[4]陳之光,陶駿,田野,等.某型高雜散抑制捷變頻率合成器研制[J].壓電與聲光,2013,35(1):132-135
[5]李軍.X 波段微波倍頻器的研制與一種頻率源的設計[D].成都:電子科技大學(xué),2004
評論