基于多DSP系統互連方案分析

通過(guò)專(zhuān)用互連芯片(Crossbar)實(shí)現多DSP互連方案

可以設計一個(gè)專(zhuān)用互連芯片(Crossbar)來(lái)實(shí)現多個(gè)DSP、CPU、I/O器件之間的高速互連。圖4所示的互連方案提供了一個(gè)按照包路由協(xié)議進(jìn)行尋址交換的機制。專(zhuān)用互連芯片(Crossbar)提供多個(gè)異步讀寫(xiě)FIFO接口,完成到外部器件的連接和數據包的路由轉發(fā)功能。DSP通過(guò) EMIF總線(xiàn)訪(fǎng)問(wèn)對應端口的BiFIFO,數據由Crossbar傳輸到指定DSP,Crossbar同時(shí)也給主機和外部I/O模塊一個(gè)通路。主機通過(guò) HPI訪(fǎng)問(wèn)和控制DSP,也可以通過(guò)Crossbar訪(fǎng)問(wèn)DSP。BiFIFO為兩個(gè)芯片之間數據的突發(fā)傳輸提供了一個(gè)雙向緩沖區。

圖4中Crossbar提供6個(gè)高速互連通道,每個(gè)通道的數據總線(xiàn)寬度為32bit/16bit/8bit;每個(gè)通道的數據吞吐帶寬可達 200MBytes/s,每個(gè)通道都提供與異步FIFO的無(wú)縫接口;Crossbar可以同時(shí)提供3對端口到端口的數據傳輸通道,也可以提供一個(gè)端口到多個(gè)端口的數據分發(fā);任何具有FIFO接口的CPU、DSP及高速并行I/O都可以通過(guò)Crossbar及雙向FIFO實(shí)現互連。

在本方案中需自定義互連路由協(xié)議,互連和路由模塊(CrossbarRouter)可以由FPGA實(shí)現,每個(gè)端口上的BiFIFO可以根據實(shí)際需要選用FPGA內部邏輯實(shí)現或用專(zhuān)用外部器件實(shí)現。多個(gè)Crossbar進(jìn)行互連可實(shí)現大規模的DSP陣列。此方案的優(yōu)點(diǎn)是能夠實(shí)現多個(gè) DSP、CPU、外部并行I/O等器件之間的數據高速傳輸,且擴展容易;缺點(diǎn)是FPGA邏輯十分復雜,實(shí)現難度較大。

下面是在3G WCDMA基站中使用Crossbar的一個(gè)例子。在這個(gè)例子中,把上下行鏈路碼片速率級處理和符號速率級處理、編碼和譯碼處理放在一塊單板上。碼片速率級處理包括上行解擴和下行擴頻,由FPGA/ASIC實(shí)現;符號速率級處理包括上行鏈路信道估值、信道譯碼協(xié)議、下行鏈路信道編碼協(xié)議等,由DSP實(shí)現。

系統構成如圖5所示。對下行鏈路來(lái)說(shuō),從網(wǎng)絡(luò )過(guò)來(lái)的數據通過(guò)UTOPIA接口進(jìn)入Crossbar,然后由Crossbar中轉到編碼DSP, 在DSP內完成信道編碼協(xié)議處理,接著(zhù)通過(guò)Crossbar把編碼后的數據送入FPGA/ASIC完成擴頻,最后輸出信號經(jīng)過(guò)上變頻并通過(guò)天線(xiàn)發(fā)送出去。對上行鏈路來(lái)說(shuō),經(jīng)過(guò)射頻接收和下變頻后的數據首先被送入FPGA/ASIC進(jìn)行碼片速率級處理,如匹配濾波、解擴/解擾等,同時(shí)一片DSP輔助進(jìn)行多徑搜索和信道估值。在此過(guò)程中這片DSP需要和FPGA/ASIC通過(guò)Crossbar進(jìn)行數據的相互傳遞,經(jīng)過(guò)信道估值和解擴處理的數據再通過(guò) Crossbar送入另外一片DSP進(jìn)行信道譯碼協(xié)議處理,處理結果通過(guò)Crossbar送入UTOPIA接口,接著(zhù)送到基站控制器(RNC)進(jìn)行處理。

4 利用TMS320C5X/C6X的McBSP組成多DSP互連系統

McBSP稱(chēng)為多通道緩沖串口,它有一個(gè)發(fā)送端口和一個(gè)接收端口。多個(gè)DSP可通過(guò)McBSP連接到一個(gè)串行時(shí)隙交換芯片,采用時(shí)隙交換的方式進(jìn)行數據交換。數據的收發(fā)以幀為單位進(jìn)行。每個(gè)發(fā)送幀分成n個(gè)發(fā)送時(shí)隙,不同的發(fā)送時(shí)隙對應不同的接收DSP,例如SP0的發(fā)送端口在時(shí)隙1給 DSP1發(fā)送數據,在時(shí)隙2給DSP2發(fā)送數據,在時(shí)隙n給DSPn發(fā)送數據;每個(gè)接收幀分成n個(gè)接收時(shí)隙,不同的接收時(shí)隙對應不同的發(fā)送DSP。例如SP1的接收端口在時(shí)隙0接收來(lái)自DSP0的數據,在時(shí)隙2接收來(lái)自DSP2的數據,在時(shí)隙n接收來(lái)自DSPn的數據。這種方案的優(yōu)點(diǎn)是接口簡(jiǎn)單, 可以實(shí)現多個(gè)DSP的全互連,缺點(diǎn)是數據以串行方式傳輸,速率較低。

不同的應用需要的處理能力不同,對各個(gè)DSP之間、DSP與主處理器之間的數據流量和時(shí)延要求也不同,因此需要的DSP數目、互連方式也各異。利用DSP三個(gè)不同接口的互連方式,HPI有利于外部主處理器對各個(gè)DSP進(jìn)行控制,適合于主處理器和多個(gè)DSP構成主從方式的互連系統;EMIF數據傳輸的速率高,適合于構成DSP高速全互連陣列;McBSP接口簡(jiǎn)單,適用于對傳輸速率要求不高的低速全互連系統;也可以同時(shí)利用兩種接口構成多DSP互連系統,充分利用不同接口的優(yōu)點(diǎn),例如可以采用HPI作為主處理器控制多個(gè)從DSP的控制接口,同時(shí)采用EMIF連接到Crossbar作為多個(gè)DSP、主處理器、外部并行I/O之間高速互連的數據接口。

以上所述的多DSP系統互連方案各有優(yōu)缺點(diǎn),可以根據實(shí)際需要進(jìn)行選擇。