寬帶阻抗測量?jì)x的設計——微處理器電路設計（一）

1.SYSOUTCLK組：CPU定時(shí)器、eCAN總線(xiàn)；

2.OSCCLK組：看門(mén)狗電路；

3.低速組：SCI、SPI、MCBSP，它們的輸入時(shí)鐘信號由SYSCLKOUT經(jīng)低速外設分頻器分頻得到；

4。高速組：EVA/B、ADC，它們的輸入時(shí)鐘信號由SYSCLKOUT經(jīng)高速外設分頻器分頻得到。

與PLL、時(shí)鐘配置相關(guān)的寄存器有：

1.PLLCR：用于設置PLL倍頻系數；

2.HISPCP：用于設置HSPCLK的分頻系數；

3.LOSPCP：用于設置LSPCLK的分頻系數；

4.PCLKCR：用于對高速、低速片上外設的運行進(jìn)行啟/?？刂?。

各外設時(shí)鐘都可由對相關(guān)寄存器編程來(lái)實(shí)現。

5.2.2電源管理電路

TMS320F2812的工作電壓分為兩組，一組是供CPU內核使用的1.8V的VCCCORE，設計上選用TI公司的TPS76718電源管理芯片，將+5V的電壓變換為+1.8V；另一組是供I/O口使用的3.3V的VCCIO，選用TI公司的TPS76733電源管理芯片將+5V電壓變?yōu)?3.3V。電源管理電路圖如圖5-3所示。

在設計DSP芯片與其它外圍芯片的接口時(shí)，如果外圍芯片的工作電壓也是3.3V，那么就可以直接連接。但是現在許多外圍芯片的工作電壓都是5V，為了使3.3V芯片與這些5V供電芯片可靠接口，應根據各種電平的轉換標準來(lái)設計。

當電平轉換標準不一致或者由于承受電壓的限制而不能直接相接時(shí)，需要在兩者之間增加一個(gè)緩沖器件。本論文選用TI公司的74ALVC164245作為緩沖器件來(lái)設計兩者的接口。它采用3.3V和5V雙電壓供電。

除上述電路說(shuō)明外，其它連接主要有：對一些未使用的輸入引腳接10k或20k上拉電阻或下拉電阻使其電平狀態(tài)穩定；對要進(jìn)行功能切換的引腳加跳線(xiàn)以備選擇。

5.2.3外部擴展存儲器

TMS320F2812為哈佛結構的DSP，在邏輯上有4M×16位程序空間和4M×16位數據空間，但物理上已將程序空間和數據空間統一為一個(gè)4M×16位的存儲空間。

TMS320F2812的外部存儲器接口包括：19位地址線(xiàn)，16位數據線(xiàn)、3個(gè)片選及讀/寫(xiě)控制線(xiàn)。這3個(gè)片選線(xiàn)映射到5個(gè)外部存儲區域，Zone0、1、2、6和7。這5個(gè)存儲區域可以分別設置為不同的等待周期。

其中Zone 0存儲區域：0X002000-0X003FFF，8K×16位；

Zone 1存儲區域：0X004000-0X005FFF，8K×16位；

Zone 2存儲區域：0X080000-0X0FFFFF，512K×16位；

Zone 6存儲區域：0X100000-0X17FFFF，512K×16位；

Zone 7存儲區域：0X3FC00-0X3FFFFF，16K×16位。

為滿(mǎn)足系統擴展的需要，系統外擴有8M的FLASH和8M的高速SRAM。外擴FLASH芯片采用SST公司的SST39VF800A 512K×16多用途FLASH，可用來(lái)存儲數據和程序。FLASH被映射到F2812的Zone 2存儲空間中，地址空間為0X080000-0X0FFFFF。

SRAM芯片采用ISSI公司的IS61LV51216高速、8M SRAM。SRAM映射到F2812的Zone 6存儲空間中，地址空間為0X100000-0X17FFFF。

外擴存儲器與TMS320F2812的XINTF接口電路如圖5-4所示。

具體的使用情況是：

片內SARAM Ml存放掃描按鍵值范圍0x000400-0x00040A；

片內SARMA L0存放AD轉換后的采樣值范圍0x008000-0x0080FF；

片內FLASH存放程序代碼范圍0x3D8000-0x3F7FFF；

片內FLASH存放計算后的測量值范圍0x080100-0x0FFFFF。