任意波發(fā)生器的研究與設計

任意波形發(fā)生器(AWG)是一種將想要產(chǎn)生的任意波形下載到儀器所帶的存儲器中，能存儲實(shí)際的波形和形成這些波形所需的波形序列指令的信號發(fā)生器，改變波形數據可以產(chǎn)生任意波形。它不僅能產(chǎn)生正弦波、鋸齒波、三角波等常規波形，也可以產(chǎn)生多種調制，如：調頻、調幅、調相和脈調等。而且可以通過(guò)計算機軟件實(shí)現波形的編輯，從而產(chǎn)生用戶(hù)所需要的各種任意波形。

1 基礎理論介紹
1．1 DDS的基本構造
作為任意波形發(fā)生器的一種設計方法，DDS基本構成如圖1所示，主要由相位累加器、波形RAM、DAC以及低通濾波器等模塊組成。首先輸入頻率控制字，經(jīng)過(guò)相位累加器輸出相位信息，波形查找表根據相位信息進(jìn)行相位一幅度轉換，得到的波形數據經(jīng)過(guò)D／A和低通濾波后形成模擬波形信號。

輸出波形頻率fo和頻率控制字K、相位累加器位數n和取樣時(shí)鐘fc的關(guān)系為：

由公式1可知，基于DDS技術(shù)的任意波形發(fā)生器輸出信號的最高頻率由相位累加器、波形RAM和D／A轉換器三個(gè)模塊工作速率決定。當存儲芯片的存儲深度一定，即累加器位數n一定時(shí)，輸出信號頻率fo由頻率控制字K和采樣時(shí)鐘共同影響，且與這二者乘積成正比關(guān)系：
fo∝Kxfc (2)
相位累加器以頻率控制字K為輸入進(jìn)行累加，其輸出為對波形數據RAM進(jìn)行采樣所需的地址信號，輸入和輸出的速率均由時(shí)鐘控制。不難理解，采樣時(shí)鐘fc的上限即為波形數據RAM的最高讀取速率，當采用的RAM芯片最高讀取頻率一定時(shí)，fc的最大值已經(jīng)確定，由公式(2)可知，這時(shí)要想提高fo的值，必須從K值著(zhù)手。當K越大時(shí)，一個(gè)波形中被采樣的點(diǎn)數就越少。根據奈奎斯特采樣定理

即一個(gè)完整波形中至少要采樣兩個(gè)離散波形數據，才能保證在后續處理中完整的重現這個(gè)信號，因此K值的增大是有上限的。
采用DDS技術(shù)設計的任意波形發(fā)生器具有頻率分辨率高、頻率跳變時(shí)相位連續、實(shí)現方便等優(yōu)點(diǎn)，但也存在不足。首先是當累加相位步進(jìn)較大時(shí)，輸出波形容易產(chǎn)生抖動(dòng)；其次由于DDS技術(shù)只是抽取波形存儲器中的部分數據，因此輸出波形會(huì )產(chǎn)生一定的失真。