全集成、部分集成和分立開(kāi)關(guān)電源方案比較分析
加入技術(shù)交流群
2. 分立器件方案
圖2為一種典型分立實(shí)現方案。分立高壓晶體管最初由直流總線(xiàn)通過(guò)R1偏置并由ZR1箝位，當晶體管柵極電壓達到導通閥值時(shí)，Q1打開(kāi)。當通過(guò)檢流電阻的漏電流達到預定值時(shí)，被關(guān)斷的控制晶體管Q2被偏置電壓打開(kāi)，將Q1關(guān)斷。Q1關(guān)斷后，儲存在變壓器中的能量即傳遞到次級線(xiàn)圈及偏置線(xiàn)圈，并通過(guò)C3與 R6構成的RC網(wǎng)絡(luò )給Q1柵極加一個(gè)正偏壓，RC網(wǎng)絡(luò )的時(shí)間常數決定關(guān)斷時(shí)間。反饋信號通過(guò)光耦取得并加于Q2的基極，以對基極電流進(jìn)行調整?；鶚O電流調整導致對導通時(shí)間間隔的調整，進(jìn)而實(shí)現對輸出電壓的調整。
由于通用分立器件的生產(chǎn)批量很大，故與專(zhuān)用集成電路(ASIC)解決方案相比，分立解決方案的系統成本是所有架構中最低的，但這種方法也有一定的局限性。首先，開(kāi)關(guān)頻率不恒定，由于關(guān)斷間隔相對恒定，故占空比改變將引起頻率改變；其次，開(kāi)關(guān)轉換速度緩慢，因為它沒(méi)有ASIC解決方案中所采用的低阻抗柵極驅動(dòng)器。故在同一頻率、電壓及電流上，Q1的開(kāi)關(guān)損耗遠高于A(yíng)SIC解決方案的開(kāi)關(guān)損耗。
3. 部分集成方案
圖3：部分集成IC加分立器件實(shí)現方案。
基于上面對這兩種架構的討論，以下介紹一種部分集成式架構。圖3所示的這種架構旨在提供適中的系統成本，同時(shí)保留大部分ASIC架構的性能優(yōu)勢。該架構的系統成本之所以較低，是因為采用了通用分立高壓晶體管，以及低壓工藝控制器IC。
a. 源極開(kāi)關(guān)控制
作為對用于開(kāi)關(guān)高壓MOSFET的傳統柵－源驅動(dòng)的一種替代，可在IC輸出中采用一種源極開(kāi)關(guān)結構。在這種源極開(kāi)關(guān)結構中，控制器是通過(guò)源極來(lái)驅動(dòng)外部MOSFET，而不是傳統PWM方法中驅動(dòng)柵極。如圖4所示，外部MOSFET Q1的柵極通過(guò)ZR1被箝位在一個(gè)恒定電壓上，該電壓足夠高，以使晶體管充分導通，其典型值為14V。而電容C1(遠大于柵極輸入電容)則用來(lái)在每一開(kāi)關(guān)周期暫時(shí)儲存柵極電荷。Q2的開(kāi)關(guān)極性與Q1同步，當Q2打開(kāi)時(shí)，Q1的源極被拉至接近于0V，而C1中所儲存的電荷則被傳遞到柵極，從而將Q1打開(kāi)。當Q2關(guān)斷時(shí)，Q1的漏電流繼續流向Q2。Q2漏極電壓的升高迫使Q1的柵極電容對充電電容放電。當Q2的漏極電壓高于其柵極電壓減去Q1的柵極閥值電壓時(shí)，Q1關(guān)斷。
采用源極開(kāi)關(guān)控制具有許多優(yōu)勢。首先，由于驅動(dòng)及檢流共用一個(gè)引腳，故能減少一個(gè)引腳，從而簡(jiǎn)化IC封裝；其次，由于IC的柵極驅動(dòng)器只需驅動(dòng)具有較低柵極閥值電壓的開(kāi)漏極FET，故能采用低電源電壓，而無(wú)需使用充電泵電路，典型的PWM IC要求最小10V的電源電壓，而建議的IC則只需6V，由于電源電壓較低，因此可以采用亞微米工藝來(lái)提高裸片面積使用效率；第三，開(kāi)關(guān)及啟動(dòng)電流源只需使用一個(gè)外部高壓MOSFET，而柵極控制方法則需要用另外的高壓器件來(lái)提供啟動(dòng)偏置電源。
評論