基于DSP芯片TMS320C5409的語(yǔ)音實(shí)時(shí)變速系統

　　LPC算法

　　LPC編碼將語(yǔ)音信號s(n)看作一個(gè)時(shí)變的聲道系統在聲門(mén)的激勵之下的輸出信號。對濁音而言，聲門(mén)激勵為一周期脈沖串;而對清音而言，聲門(mén)激勵為隨機噪聲序列。語(yǔ)音信號的簡(jiǎn)化框圖如圖1所示。

　　在LPC編碼中，可以將一幀的語(yǔ)音信號用簡(jiǎn)化模型的參數來(lái)表示，如濁音、清音判別，基音周期，增益G以及數字濾波器系數{a1}，這樣就可以獲得3kb/s的編碼。解碼時(shí)，由于在LPC編碼中，濁音可以看作是一周期脈沖串的激勵，其中，脈沖周期為基音周期，因此，為了改變語(yǔ)音的速率，我們將語(yǔ)音的幀長(cháng)變長(cháng)，在其中再加入若干的脈沖串的激勵即可得到變速的語(yǔ)音信號。

　　硬件系統設計

　　本系統是一個(gè)完善的應用系統，主要完成對語(yǔ)音信號的實(shí)時(shí)LPC編解碼及語(yǔ)音變速，此外，還具有鍵盤(pán)控制功能和語(yǔ)音錄放功能。因此，本系統不但需要外部的SRAM存放語(yǔ)音數據，而且需要與DSP相連接的鍵盤(pán)控制設備。本系統主要由TMS320C5409、TLC320AD50、SST39VF400A和CY7C133等構成，系統框圖如圖2所示。TMS320C5409內部提供的32K字片內RAM用來(lái)存放實(shí)時(shí)運行的程序和數據，片外SRAM(CY7C133)用于存放編碼后的語(yǔ)音數據。系統的工作過(guò)程如下：系統加電后，通過(guò)復位建使TMS320C5409復位。TMS320C5409復位后，由內部固化的自引導程序將Flash(SST39VF400A)上的程序和初始化數據搬移到片內RAM，然后TMS320C5409根據鍵盤(pán)的控制執行操作，運行LPC編碼運算(錄音)、LPC解碼和語(yǔ)音變速(放音)，調整語(yǔ)音變速速率。

　　TMS320C5409用于實(shí)現語(yǔ)音的編解碼算法，TLC320AD50用于完成語(yǔ)音信號的數/模和模/數轉換功能。TMS320C5409與TLC320AD50之間通過(guò)McBSP串口通信。為了減輕CPU的負擔，本系統中設計McBSP通過(guò)DMA收到或發(fā)送完一組單元后，再給CPU中斷的方式跟CPU通信。TMS320C5409與TLC320AD50的接口如圖3所示。

　　采用DMA的方式，即串口每收到或發(fā)送一組單元，都會(huì )自動(dòng)觸發(fā)DMA將其搬送到一個(gè)內部的Buffer中，等Buffer滿(mǎn)了再通過(guò)中斷方式告訴CPU處理。這時(shí)DMA最好采用ABU(Auto Buffering)模式，可以有效防止Buffer中的數據在串口速率較高時(shí)被新數據沖掉的問(wèn)題。在進(jìn)行語(yǔ)音變速時(shí)，只需要將13MA通道的幀長(cháng)做相應的改變即可。

　　SST39VF400A(256K×1 6位)作為T(mén)MS320C5409的外部數據存儲器，地址總線(xiàn)和數據總線(xiàn)接至TMS320C5409的外部總線(xiàn)，CR接至TMS320C5409的DS。TMS320C5409與SST39VF400A的接口如圖4所示。

　　外部存儲器采用的是CY7C133，它是高速的2K×16bit的靜態(tài)異步雙端口RAM，其存儲速度為25ns。它有兩套獨立的地址線(xiàn)、數據線(xiàn)和控制信號線(xiàn)，允許兩個(gè)控制器件中的數據通過(guò)共同連接的存儲器來(lái)進(jìn)行通信。該雙端口RAM允許兩個(gè)控制器同時(shí)讀取任何存儲單元(包括同時(shí)讀同一單元)，但不允許同時(shí)寫(xiě)或者一讀一寫(xiě)統一地址單元。

　　對于TMS 320VC5402，數據存儲器CY7C133的對應地址為4000H～47FFH。

　　系統軟件

　　本系統實(shí)現的目標是鍵盤(pán)控制功能和語(yǔ)音錄放功能，并且能夠將輸入的語(yǔ)音信號以任意變速率播放而不改變語(yǔ)音的聲調。系統采用C語(yǔ)言進(jìn)行功能開(kāi)發(fā)。

　　本系統中將HPI口映射成為GPIO，并且將鍵盤(pán)連線(xiàn)通過(guò)"或"門(mén)接到INTO。當有按鍵按下時(shí)，INTO中斷處理程序通過(guò)從GPIO中讀出的數值判斷此時(shí)是錄音、放音、語(yǔ)速變快還是語(yǔ)速變慢。

　　抗干擾設計

　　本系統中既采用硬件抗干擾技術(shù)，也采用了軟件抗干擾技術(shù)。下面簡(jiǎn)要介紹一下本系統所采用的硬件看門(mén)狗和數字濾波器的設計。

　　利用硬件看門(mén)狗功能提高系統的抗干擾能力。由專(zhuān)用芯片MAX692構成的看門(mén)狗電路(圖5)，系統所用外圍元件少。MAX692是微系統監控電路芯片，具有后備電池切換、掉電判別、看門(mén)狗監控等功能。其中WDI是看門(mén)狗檢測輸入端，接到數字電路系統的一個(gè)專(zhuān)用I/O口或一個(gè)總線(xiàn)口上。RESET是復位信號輸出端，接數字電路系統的復位端RST。MAX692的WDI定時(shí)周期為1.6 s，復位脈沖寬度是200ms。如果WDI保持高或低超過(guò)"看門(mén)狗"定時(shí)周期(1.6s)，RESET端將發(fā)生200ms寬(最小140ms)的負脈沖使數字電路系統復位。

　　設數字濾波器的輸入信號為X(n)，輸出信號為Y(n)，則輸入序列和輸出序列之間的關(guān)系可用差分方程表示為：

　　式中輸入信號X(n)可以是語(yǔ)音信號經(jīng)采樣和ADC變換后得到的數字序列，也可以是計算機的輸出信號;aK和bK均為 系數，通過(guò)設置aK和bK可將DF設計成需要的帶通濾波器。

　　數字濾波器的軟件設計方法有：程序判斷濾波法(限幅濾波法)、中位值濾波法、算術(shù)平均濾波法、遞推平均濾波法、防脈沖干擾平均濾波法、一階滯后濾波法等6種方法。根據需要，本系統選擇程序判斷濾波法。

　　結浯

　　實(shí)踐證明，本系統在進(jìn)行語(yǔ)音變速的同時(shí)，能夠保證原說(shuō)話(huà)者語(yǔ)調保持不變，且操作簡(jiǎn)單，系統延時(shí)小。