PCI總線(xiàn)智能GJB289A仿真卡的設計

虛擬仿真系統模擬GJB289A總線(xiàn)設備，需要收發(fā)大量的GJB289A總線(xiàn)數據。傳統的處理方式是通過(guò)GJB289A總線(xiàn)PCI通訊卡將接收到的數據傳輸到上位機，由上位機程序對數據進(jìn)行處理，然后上位機再將處理結果通過(guò)PCI卡傳輸到GJB289A總線(xiàn)上，這種方式影響虛擬仿真系統仿真效率，系統實(shí)時(shí)性不好。此外，傳統的GJB289A總線(xiàn)仿真卡處理器程序固定，不能滿(mǎn)足不同處理算法的需要。PCI總線(xiàn)智能GJB289A仿真卡實(shí)時(shí)處理GJB289A 總線(xiàn)數據，無(wú)需將數據轉移到上位機，提高數據處理速度，增強了系統實(shí)時(shí)性。用戶(hù)能夠根據需要，在線(xiàn)加載DSP程序，更新數據處理算法，以適應不同處理算法的需要。增強了仿真卡的靈活性。

1 主要功能及指標

PCI總線(xiàn)智能GJB289A仿真卡主要具備以下功能及指標：

CPU主頻：600 MHz，處理速度為9 600 MIPS；
緩存空間：SDRAM空間為16 MB；
PCI接口：總線(xiàn)寬度32 b、速率33 MHz；
GJB289A接口：雙冗余模擬收發(fā)，具備RT／BC／MT，傳輸速率為1 Mb／s；
在線(xiàn)加載DSP程序。

2 硬件設計

由分析設計要求，在此提出基于TMS320DM642為核心的硬件結構設計：包括DSP及外圍電路設計、GJB289A接口邏輯設計、GJB289A總線(xiàn)模擬收發(fā)器設計。

2．1 DSP及外圍電路設計

TI公司的TMS320DM642是一款主頻為600 MHz，32位定點(diǎn)的高性能DSP，片內集成PCI2．2協(xié)議模塊，支持主／從模式的DMA數據傳輸。相較于采用專(zhuān)用PCI接口芯片或者FPGA等方式實(shí)現，開(kāi)發(fā)方式簡(jiǎn)單，成本低。

DM642通過(guò)EMIFA與SDRAM和FLASH芯片相連，其中2片64 Mb的SDRAM，作為仿真卡的數據緩存空間，FLASH作為程序空間。通過(guò)設置Boot模式選擇程序從PCI接口還是EMIFA接口加載。當從PCI接口加載時(shí)，用戶(hù)可以動(dòng)態(tài)加載DSP程序，當從EMIFA接口加載時(shí)，用戶(hù)可以將固化好的程序寫(xiě)入FLASH中，由Bootloader引導程序的自啟動(dòng)。

2．2 GJB289A接口設計

GJB289A-97總線(xiàn)是國內在研究為人熟知的MILSTD-1553B總線(xiàn)的基礎上制定出來(lái)的國家軍用標準，全稱(chēng)“數字式時(shí)分制指令／響應型多路傳輸數據總線(xiàn)”，由于其具有極高的可靠性，因而在航空、航天、軍事等領(lǐng)域的電子聯(lián)網(wǎng)系統中得到廣泛應用。目前GJB289A協(xié)議模塊較多由國外的高級 1553B協(xié)議處理芯片BU61580實(shí)現。在此GJB289A接口協(xié)議模塊由FPGA邏輯實(shí)現，代替原有的協(xié)議芯片，節約了系統成本，增加了設計的靈活性。

FPGA邏輯包括曼徹斯特編解碼單元、協(xié)議處理模塊、數據緩沖FIFO、寄存器控制等。邏輯框圖如圖1所示。發(fā)送數據時(shí)將已有的并行數據在系統的控制下，經(jīng)過(guò)并／串轉換，轉換為并行的曼徹斯特編碼，依次以符合1553B協(xié)議的消息的方式發(fā)出。在BC或者RT模式下接收數據時(shí)，模擬收發(fā)器接收曼徹斯特Ⅱ編碼的串行數據，通過(guò)曼徹斯特解碼器實(shí)現同步時(shí)鐘的提取，同步頭檢出，數據檢出，曼徹斯特Ⅱ碼錯誤檢出，奇偶校驗，位／字計數以及數據的串／并轉換功能。

2．3 模擬收發(fā)器設計

模擬發(fā)送器是將FPGA輸出的TTL電平信號轉換為滿(mǎn)足協(xié)議要求電氣特性的信號傳輸到電纜上，并提供一定的功率使發(fā)送信號順利被接受方正確接收。模擬接收器是將在總線(xiàn)電纜上雙極性電平的信號轉換為可以直接接入FPGA的TTL電平信號，且信號的失真應控制在一定的范圍之內以使得通信過(guò)程正確。目前GJB289A總線(xiàn)模擬收發(fā)器較多由國外的HI-1573總線(xiàn)驅動(dòng)芯片實(shí)現，在此設計了模擬收發(fā)器電路，可以代替1573芯片。模擬發(fā)送部分電路如圖2所示，由FPGA直接生成的TTL電平信號從電路的左端輸入，輸入的信號為單極性的曼徹斯特Ⅱ型編碼，信號差分輸出。圖中的兩個(gè)PNP型三極管工作在開(kāi)關(guān)狀態(tài)，R1為基極偏置電阻，R2為集電極負載，二極管起保護作用。右端的隔離變壓器將信號放大輸入到總線(xiàn)電纜?？偩€(xiàn)驅動(dòng)器的接收部分電路如圖3所示，總線(xiàn)電纜上的信號從右端的隔離變壓器輸入，通過(guò)隔離變壓器電平轉換后到達高速比較器，信號高于門(mén)檻電壓時(shí)比較器輸出高電平；信號低于門(mén)檻電壓時(shí)比較器輸出低電平。最終變?yōu)閮陕稵TL電平的差分信號輸入FPGA中做進(jìn)一步處理。

TI公司TMS320C6000系列DSP程序主要的加載方式：一種是由EMIF接口引導程序加載，程序代碼、數據存放在外擴的FLASH中，這種方式加載的DSP程序是固定的，不能支持在線(xiàn)更新；另一種是由PCI接口引導，主機通過(guò)PCI接口可以訪(fǎng)問(wèn)DSP片內片外存儲單元，將程序代碼寫(xiě)入DSP片內 RAM區，復位DSP時(shí)，程序即開(kāi)始從地址O執行。這種方式可以在線(xiàn)加載DSP程序，更新處理算法，滿(mǎn)足系統設計要求，所以本系統采用PCI接口加載方式。

3 DSP程序在線(xiàn)加載方法

用戶(hù)在主程序框架內添加算法函數，再通過(guò)上位機軟件，自動(dòng)調用TI公司C編譯器c16x．exe、匯編器asm6x．exe和連接器link6x．exe 殼程序，將C代碼編譯連接生成可執行的out文件。主機PCI接口的加載方式，需要將可執行的目標代碼．out文件轉換為十六進(jìn)制．hex文件，再寫(xiě)入到 DSP的內部RAM空間。具體加載流程如圖4所示。

在調用16進(jìn)制轉換工具時(shí)，需要指定調用16進(jìn)制轉換工具的命令行選項和文件名，為此創(chuàng )建一個(gè)批處理文件，內容如下：

通過(guò)上述方法將out文件轉換成hex文件，上位機程序讀取hex文件內容為文本形式的ASCII，每8個(gè)字符為一組存入數組中。TIC6000系列DSP的PCI加載引導操作順序：首先通過(guò)地址總線(xiàn)的A21、A22引腳配置選擇PCI Boot模式。上位機通過(guò)驅動(dòng)程序設置要訪(fǎng)問(wèn)的存儲器、I／O空間和DSPP寄存器。將存有hex內容的數組寫(xiě)入到DSP的內部RAM區。然后向HDCR寄存器的DSPINT位寫(xiě)1，DSP開(kāi)始從地址O開(kāi)始。如圖5所示。

下面為演示實(shí)例，運行上位機軟件，調用驅動(dòng)程序函數庫，對PCI仿真卡進(jìn)行初始化設置，初始化完成后將hex內容寫(xiě)入DSP存儲空間，加載前，DSP內部RAM內容，通過(guò)調用16進(jìn)制轉換工具，將DSP程序可執行目標文件out轉換為hex文件，其內容為：

加載前后DSP內部RAM內容如圖6、圖7所示。

從實(shí)例可以看出，經(jīng)過(guò)上述加載方式，完成了DSP程序的在線(xiàn)加載，更新了DSP程序，滿(mǎn)足了不同數據處理算法的需要。

4 結語(yǔ)

介紹了一種基于DM642的PCI總線(xiàn)GJB289A智能仿真卡的設計方法，采用高速DSP DM642作為主控制器，實(shí)現了對GJB289A總線(xiàn)數據的快速處理；在FPGA中實(shí)現GIB289A總線(xiàn)協(xié)議，設計了模擬收發(fā)器電路，替換國外芯片，減少了對國外芯片的依賴(lài)性，并節約了成本。在軟件方面，采用PCI總線(xiàn)在線(xiàn)加載技術(shù)，實(shí)時(shí)更新DSP數據處理算法，能夠適應不同處理算法的需要。目前在虛擬仿真實(shí)驗平臺系統的應用，表明該仿真卡設計正確，工作穩定可靠。