PXI模塊觸發(fā)總線(xiàn)接口的CPLD實(shí)現

pxi是pci extensiON for inSTrumentation的縮寫(xiě)，是為了將pci總線(xiàn)擴展到測試儀器領(lǐng)域而推出的以pci計算機局部總線(xiàn)為基礎的模塊儀器結構。pxi相對于cpci系統的一個(gè)重要特點(diǎn)是定義了8根觸發(fā)總線(xiàn)，這可以實(shí)現系統中各模塊間的同步和通信。

pxi觸發(fā)總線(xiàn)規范

pxi總線(xiàn)規范(pxi hardware specification)的內容根據強制性的強弱，被分為三個(gè)等級，分別是：第一級是定則，第二級是推薦，第三級是容許。根據pxi硬件規范的要求，本觸發(fā)總線(xiàn)接口的設計實(shí)現了規范中所定義的如下定則和推薦。

定則1：上電復位時(shí)，pxi_trig[0:7]驅動(dòng)線(xiàn)及驅動(dòng)源必須保持為高阻狀態(tài)，直到由軟件配置為輸入或者輸出。

定則2：pxi_trg[7：0]的i/o緩沖器應當遵循如表1所示的直流(dc)協(xié)議。

推薦1：接受或者發(fā)送觸發(fā)信號的模塊應該跟系統中別的7個(gè)模塊互連，任何一個(gè)模塊都可以作為觸發(fā)信號的發(fā)送或者接受端。

推薦2：在觸發(fā)應用中，如果一個(gè)模塊接入某觸發(fā)總線(xiàn)的子系統中，則它應該跟背板的pxi_star和pxi_trg[0:n-2]管腳相連，這里n是觸發(fā)總線(xiàn)的數目，第n－1根總線(xiàn)一般用來(lái)傳輸時(shí)鐘信號。

推薦3：為了避免輸入浮置，pxi模塊的接口各觸發(fā)總線(xiàn)輸入端可以接一上拉電阻對其進(jìn)行上拉。

推薦4：觸發(fā)總線(xiàn)上的電平有可能是中間電平(volvvoh),為了避免電平處于中間電平波動(dòng)時(shí)帶來(lái)的誤觸發(fā)，觸發(fā)信號的產(chǎn)生應當由施密特觸發(fā)器來(lái)實(shí)現。