基于CPLD的DSP微處理器與CAN控制器接口設計

3．2 TSM320F206的I/O時(shí)序分析

TMS320F206的讀寫(xiě)時(shí)序[2]如圖3和圖4所示。I/O的讀或寫(xiě)工作周期一般在兩個(gè)機器周期內完成，在此期間，IS信號地址信號一直保持有效；閘門(mén)信號STRB發(fā)生在第一個(gè)機器周期有效后并保持一個(gè)機器周期以上；RE和WE有效時(shí)，數據有效。在兩次連續的寫(xiě)操作(如圖4所示)，WE的有效間隔時(shí)間tw(WH)最小為(2H-4)ns，而兩次連續的讀訪(fǎng)問(wèn)(如圖3所示)，RE的有效間隔時(shí)間tw(RDH)為(H-4)ns-H ns，其中H為0．5倍的機器時(shí)鐘周期，可見(jiàn)連續的讀、寫(xiě)操作時(shí)，RE，WE的有效間隔不同，在設計電路時(shí)，應注意此細節。在連續的讀或寫(xiě)操作時(shí)，IS信號一直為有效電平'0'，無(wú)法以此信號作為產(chǎn)生SJAl000的ALE、讀、寫(xiě)信號起始基準，而在寫(xiě)周期時(shí)，STRB與WE的變化始終保持一致，因此在產(chǎn)生SJAl000寫(xiě)周期時(shí)，可以用STRB作為ALE、寫(xiě)信號WR產(chǎn)生的起始基準信號。但是TSM320F206在連續的讀操作時(shí)，STRB一直保持為低電平，可見(jiàn)在產(chǎn)生SJAl000讀、寫(xiě)操作周期時(shí)，無(wú)法單獨以他作為ALE，RD信號產(chǎn)生的起始基準，需與IS，WE，RE進(jìn)行邏輯組合作為SJAl000讀、寫(xiě)操作周期的起始基準
信號。

4 CPLD實(shí)現轉換橋設計方法

此轉換橋如果用中規模集成電路(74系列)實(shí)現比較復雜，工作頻率又較高，布線(xiàn)時(shí)稍不合理，易引起干擾，使得電路工作不穩定，因此采用高可靠性的復雜可編程邏輯器件CPLD，用硬件描述語(yǔ)言VHDL來(lái)實(shí)現。

4．1轉換橋引腳信號定義

圖5為轉換橋的時(shí)序仿真結果，其中轉換橋的各引腳信號與TMS320F206和SJAl0001引腳信號對應為：fabl7接A0～A7；fdb7接DO～D7；fds接IS；fstrb接STRB；fwe接WE；frd接RE；fcp接CLKOUT1；ale接ALE；adb7接AD7～AD0；wr接WR；rd接RD。

4．2 SJA1000的讀、寫(xiě)周期的使能信號和起始基準確定

轉換橋的基準時(shí)鐘fcp為T(mén)MS320F206的機器時(shí)鐘輸出信號CLKOUT1。fcp為20 MHz的方波信號。因為T(mén)MS320F206的讀或寫(xiě)工作周期一般為1～2個(gè)機器周期，此時(shí)基準時(shí)鐘fcp最多含有4個(gè)邊沿狀態(tài)，無(wú)法完成非多路復用到多路復用的轉換，所以通過(guò)軟件等待設置[4]，使TMS320F206對外部總線(xiàn)操作時(shí)，由原來(lái)所用的1個(gè)機器時(shí)鐘周期，延長(cháng)到4個(gè)機器時(shí)鐘周期，邊沿狀態(tài)個(gè)數增加了4倍，另外fcp的脈寬為25 ns，這樣可以保證轉換橋輸出的多路復用總線(xiàn)時(shí)序的時(shí)間參數滿(mǎn)足SJAl000的時(shí)序要求。從上面時(shí)序分析中可以確定出，SJAl000的讀、寫(xiě)周期的使能信號(IS)和起始基準信號(STRB，WE，RE)邏輯組合。IS作為轉換橋的片選信號，當IS為'0'，轉換橋工作，否則轉換橋的各輸出信號被懸掛。當IS為'0'，STRB為'0'，WE為'0'，RE為'1'時(shí)，DSP開(kāi)始對外部I/O進(jìn)行寫(xiě)操作，在后面緊跟的4個(gè)DSP機器周期產(chǎn)生出1個(gè)SJAl000的寫(xiě)周期；當IS為'0'，STRB為'0'，WE為'1'，RE為'1'時(shí)，DSP開(kāi)始對外部I/O進(jìn)行讀操作，同樣在后面緊跟的4個(gè)DSP機器周期產(chǎn)生出1個(gè)SJAl000的讀周期。

4．3讀操作轉換過(guò)程

通過(guò)軟件等待設置，使DSP的I/O讀、寫(xiě)操作需4個(gè)機器時(shí)鐘周期。第一個(gè)時(shí)鐘周期的上升沿產(chǎn)生ale信號(脈寬為O．5倍的機器時(shí)鐘周期)，同時(shí)將DSP輸入的低8位地址fab17鎖存并送到地址數據復用總線(xiàn)adb7，并保持直到第二個(gè)時(shí)鐘周期的上升沿為止，此時(shí)adb7為高阻狀態(tài)。第三、第四個(gè)時(shí)鐘周期DSP的讀信號。frd有效，將此信號直接送到rd引腳，此時(shí)adb7引腳的數據直接送給fdb7引腳，讀操作結束。

4．4寫(xiě)操作轉換過(guò)程

在寫(xiě)操作的4個(gè)時(shí)鐘周期中，第一個(gè)時(shí)鐘周期的上升沿產(chǎn)生ale信號(脈寬為一個(gè)機器時(shí)鐘周期)，同時(shí)將DSP輸入的低八位地址fabl7引腳的信號送到adb7上，并保持到第三個(gè)時(shí)鐘周期結束。第四個(gè)時(shí)鐘周期的上升沿產(chǎn)生寫(xiě)信號wr(寬度為一個(gè)時(shí)鐘周期)，在DSP。寫(xiě)信號few的上升沿處鎖存數據線(xiàn)fdb7來(lái)的信號，并將其送到adb7引腳上，延時(shí)到第五個(gè)時(shí)鐘周期把adb7變?yōu)楦咦锠顟B(tài)，寫(xiě)操作結束。

5 結 語(yǔ)

本文提出的非多路復用總線(xiàn)到多路復用總線(xiàn)轉換橋采用了Xilinx公司的CPLD芯片X(295144-15-PQl00,并使用該公司開(kāi)發(fā)集成環(huán)境Fundation F3．1i，將其集成為一塊專(zhuān)用芯片。實(shí)現了DSP微處理器TM320F206與CAN控制器SJAl000連接，通過(guò)大量的實(shí)驗測試，此轉換橋工作非常穩定，現已應用到電力網(wǎng)絡(luò )饋線(xiàn)遠程終端裝置(FTU)中。