基于G4平臺的嵌入式VxWorks系統在雷達信號處理中的應用

回波信號的采集使用Interactive 電路與系統公司的ICS - 554四通道14bit A /D數據采集卡，可以用內部或外部時(shí)鐘采樣，最小采樣率30MHz，最高采樣率105MHz，內部和外部?jì)煞N觸發(fā)信號；標準的PMC 接口，帶1M邏輯門(mén)FPGA 的64bit/66MHzQL5064 PCI總線(xiàn)接口芯片，支持master/ target DMA突發(fā)傳輸方式，未使用完的FPGA資源可根據用戶(hù)的需要配置使用；兩片64 K ×72 bit FIFO緩存，可以編程控制進(jìn)行單通道數據采集，兩通道或四通道同時(shí)采集，每?jì)赏ǖ栏髡家黄現IFO，每片最大采樣128 K點(diǎn)，單通道最大各采樣256 K點(diǎn)；采用捕獲和持續兩種采樣模式，在捕獲模式每一次觸發(fā)采樣點(diǎn)數和(在FIFO緩存大小內)總的采樣點(diǎn)數，然后向CPU發(fā)中斷請求，要求從CPU從緩存中取走已采樣的數據都是可編程的；為多種操作系統提供了驅動(dòng)程序，如Win2dowsNT、Windows 2000、Windows XP和VxWorks實(shí)時(shí)操作系。ICS - 554的功能框圖如圖2所示。

圖2　ICS - 554框圖　　

在實(shí)際應用中， ICS - 554插在節點(diǎn)4的PMC標準接口上，采用10 kHz主觸發(fā)脈沖作為外觸發(fā)信號， 30MHz采樣時(shí)鐘， I、Q兩路采樣，每一個(gè)主觸發(fā)脈沖采樣2 048點(diǎn)，每一個(gè)CP I周期內要求采88個(gè)主觸發(fā)脈沖周期的數據?？紤]到每一路F IFO最大只能采256K點(diǎn)和DMA 方式下PC I總線(xiàn)的實(shí)際傳輸率，保證每一個(gè)CPI的數據不會(huì )丟失和FIFO不會(huì )溢出，采用每42個(gè)主觸發(fā)脈沖周期就請求CPU開(kāi)始接收在F IFO 緩存中的數據，先接收完F IFO1 中的數據，再接收F IFO2 中的數據，以后循環(huán)進(jìn)行數據傳輸，直到禁止A /D采樣為止。

時(shí)序安排

信號處理系統接收雷達終端發(fā)來(lái)的控制命令和正交回波信號經(jīng)過(guò)A /D采樣后的數字信號，雷達終端在CP I信號的下降沿通過(guò)VME總線(xiàn)發(fā)當前CPI信號的控制命令到G4板的VME內存映射空間，節點(diǎn)1把這些控制命令碼值拷貝到全局共享內存，控制命令碼值包括模式碼，探測距離碼等值；然后通知節點(diǎn)4取出當前模式碼，節點(diǎn)4根據模式碼對ICS- 554進(jìn)行配置和允許ICS - 554開(kāi)始采數并存入FIFO中。ICS - 554每采完44個(gè)主觸發(fā)脈沖周期的數據后，向節點(diǎn)4發(fā)中斷請求，節點(diǎn)4接到請求后通過(guò)節點(diǎn)1的全局共享內存查詢(xún)當前控制命令，接著(zhù)根據模式碼配置 QL5064的DMA控制器。目標內存是節點(diǎn)1上的共享內存，啟動(dòng)DMA傳輸，把A /D采樣存入FIFO 中的數據傳給節點(diǎn)1， DMA傳輸完成后，節點(diǎn)4向節點(diǎn)1發(fā)出中斷請求，節點(diǎn)1響應請求后，查詢(xún)全局共享內存的控制命令，根據模式碼開(kāi)始進(jìn)行脈沖壓縮、雜波抑制、恒虛警和目標檢測等信號處理。信號處理完后通過(guò)VME總線(xiàn)把目標信息數據傳送到VME空間，通知雷達終端取走目標和狀態(tài)信息；其它節點(diǎn)的數據也是通過(guò)節點(diǎn)4以DMA方式傳到內存中進(jìn)行處理，處理方法與節點(diǎn)1相似，只是節點(diǎn)2、3和4的目標信息數據先傳到節點(diǎn)1，然后由節點(diǎn)1通過(guò)VME總線(xiàn)傳給雷達終端，每個(gè)節點(diǎn)都獨立處理一個(gè)CP I周期的數據。從A /D FIFO緩存中傳數到各節點(diǎn)的順序和信號處理順序時(shí)序如圖3所示。

圖3　時(shí)序圖