并行實(shí)時(shí)處理系統中總線(xiàn)仲裁問(wèn)題的研究及實(shí)現
4.1 系統總線(xiàn)仲裁設計中的硬件部分
多DSP總線(xiàn)連接結構如圖6所示:



為保證低優(yōu)先級的處理器發(fā)出緊急總線(xiàn)請求時(shí),可以及時(shí)得到響應,這里通過(guò)中斷的方式來(lái)響應該請求,當前控制總線(xiàn)的處理器一旦接到該中斷請求時(shí),將轉入預先設計的中斷服務(wù)子程序中,中斷子程序完成的工作有:保護好當前的工作狀態(tài),交出總線(xiàn)控制權,等待緊急總線(xiàn)操作的結束,重新獲取總線(xiàn)控制權,恢復原來(lái)的工作狀態(tài)。這里要指出的是,必須將工作狀態(tài)保存完好,并在操作結束后正確的恢復回去,否則將會(huì )引起總線(xiàn)仲裁的混亂,導致系統死機。
下面通過(guò)一個(gè)實(shí)際的多DSP共享總線(xiàn)操作例子來(lái)描述軟件工作的具體流程:
在本例中,主片將數據分為n份,除自己保留一份外,將其余n-1份分發(fā)給從片,然后開(kāi)始進(jìn)行相應的算法處理,在處理完成后,從片將同時(shí)向主片回寫(xiě)數據,由于程序運行過(guò)程有嚴格的時(shí)間限制,所以要求數據能被快速正確的傳送,并且不能發(fā)生總線(xiàn)沖突。程序流程如下:

采用基于分布式并行的優(yōu)先級分層仲裁機制,可以滿(mǎn)足在實(shí)時(shí)環(huán)境中多DSP共享總線(xiàn)結構的并行處理系統的總線(xiàn)仲裁要求,保證了系統總線(xiàn)仲裁的可靠性。
由于系統的各個(gè)DSP的總線(xiàn)仲裁器獨立同構,即使某個(gè)處理器的總裁模塊發(fā)生故障,通過(guò)適當的軟件設置,將不會(huì )影響其他模塊的仲裁工作,同時(shí)能滿(mǎn)足系統正常工作狀態(tài)和帶故障工作狀態(tài)下的不同要求,提高了整個(gè)系統的可靠性。
上面的硬件、軟件設計方案和流程具有通用性,對于其他共享總線(xiàn)的多處理器系統也基本適用,但具體的實(shí)現方案需要參考不同芯片自身的設計手冊來(lái)進(jìn)行設計實(shí)現。
評論