基于S3C2440的多道脈沖幅度分析器設計

2.3 控制電路

控制電路的主要實(shí)現兩個(gè)功能：(1)當輸入脈沖信號到達峰值后，啟動(dòng)A/D轉換器進(jìn)行轉換。(2)精確控制模擬開(kāi)關(guān)J1，和J2的斷開(kāi)和接通，使系統電路以精確的時(shí)序工作。

系統的控制電路工作時(shí)序圖如圖4所示，控制電路硬件電路如圖5所示。T0時(shí)刻是初始狀態(tài)，模擬開(kāi)關(guān)J1斷開(kāi)，J2導通。T1時(shí)刻，輸入脈沖的電壓高于甄別電路的下限閾值，此時(shí)OUTA輸出高電平，模擬開(kāi)關(guān)J2斷開(kāi)。T2時(shí)刻，脈沖信號上升的峰值，OUTB輸出為高電平，啟動(dòng)A/D轉換，同時(shí)模擬開(kāi)關(guān)J1導通。T3時(shí)刻，A/D轉換完畢，ARM處理器輸出門(mén)控信號復位電路，使模擬開(kāi)關(guān)J1斷開(kāi)，J2導通，以迎接下一個(gè)脈沖的到來(lái)。

2.4 A/D轉換電路

A/D轉換器是多道脈沖分析器的核心器件，它對輸入脈沖的峰值進(jìn)行編碼轉換成為數字量。設計選用美國B(niǎo)urr Brown公司生產(chǎn)的低功耗CMOS工藝逐次逼近型的A/D轉換芯片ADS774。ADS774采用單一的+5 V電源供電;典型功耗120 mW;非線(xiàn)性誤差±1/2LSB;轉換速度為8.5 μs，能較好地滿(mǎn)足設計需要。

A/D轉換電路圖如圖6所示。核脈沖信號從峰值擴展電路輸出后進(jìn)入ADS774的BIP OFF引腳進(jìn)入轉換器。R/C引腳連接控制電路，該引腳輸入低電平信號可以啟動(dòng)A/D轉換，輸入高電平信號時(shí)，CPU讀取轉換結果。STS引腳反映了A/D轉換的狀態(tài)，轉換過(guò)程中，輸出高電平。轉換結束后，STS引腳輸出低電平。A/D轉換結束后，STS引腳發(fā)出下降沿有效的中斷請求給CPU。CPU收到中斷請求后，在中斷處理程序中讀入轉換結果。為進(jìn)一步提高A/D轉換結果的精度，降低道寬的非線(xiàn)性誤差，只使用了12位轉換結果的高10位，舍棄了最低兩位的轉換結果。因此，只把ADS774數據線(xiàn)的DB2～DB11接入系統數據總線(xiàn)。

3 系統測試

系統電路板制作完畢后，首先進(jìn)行輸入電壓的幅度-道址對應關(guān)系測試。使用精密信號發(fā)生器產(chǎn)生不同幅度的脈沖信號，直接對多道脈沖幅度分析器的A/D轉換結果進(jìn)行測試。輸入信號幅度范圍0～5 V，先輸入幅度值較小的脈沖信號，重復進(jìn)行若干次的測量，通過(guò)LCD顯示屏觀(guān)察本幅度脈沖所對應的道址。以脈沖信號的信號幅度為橫坐標，對應的道址為縱坐標，得到如圖7所示的曲線(xiàn)。將其采用最小二乘法進(jìn)行擬合，得到道址與幅度之間相關(guān)系數R2=0.999 4，兩者之的關(guān)系式為：y=201.98x+13.361。這表明，本系統具備良好的線(xiàn)性。

本系統A/D轉換器ADS774的實(shí)際測量結果與理想轉換函數值的最大誤差為±1/2LSB，因此系統的積分非線(xiàn)性(INL)為±0.37%，微分非線(xiàn)性(DNL)接近于0。使用精密信號發(fā)生器對幅度值為4.5 V的信號行連續8 h的測量，每小時(shí)記錄一次道址，測量數據如表1所示，這表明，系統的峰位漂移<2%，具備良好的穩定性。

4 結束語(yǔ)

S3C2440處理器具有32位的總線(xiàn)寬度和1.1 MIPS/MHz的指令處理速度，可以滿(mǎn)足對時(shí)間要求非?？量痰氖录目焖賹?shí)時(shí)處理。此外，S3C2440處理器豐富的外設接口也使得整個(gè)設計更加便捷。測試表明：設計達到了1 024道的多道脈沖幅度分析器硬件要求，具備良好的微分非線(xiàn)性和積分非線(xiàn)性，系統分辨率高、工作穩定性好。此外，由于系統硬件采用了集成度高、功耗低、貼片式的元器件，因此系統體積小、攜帶方便、操作靈活、可以應用于實(shí)際工作中。