談?wù)剮c(diǎn)避免放大器不穩定的設計方法

假設我們設計一個(gè)電壓跟隨器的運算放大電路, 得到的輸出波形如下圖所示, 寄生的電感, 電容產(chǎn)生了振蕩的可能性, 令大家都會(huì )感覺(jué)頭痛.

圖1 buffer輸出波形

輸出波形的諧波沖激到底達到什么程度才能避免振蕩呢?

這里面涉及到一點(diǎn)基本理論, 稍微簡(jiǎn)單的談一下.

一個(gè)RLC串聯(lián)電路, 它的傳輸函數可以寫(xiě)成下式表示,

其中ζ稱(chēng)為damping系數, ζ一般大于1的話(huà), 這個(gè)RLC的寄生電路成分不會(huì )產(chǎn)生振蕩危險,但是實(shí)際中, L往往很大, 而R有往往較小, 比如layout設計的時(shí)候, 過(guò)分的把信號線(xiàn)設的過(guò)窄等.

ζ如果過(guò)小,輸出信號的頻率特性在高頻處會(huì )像下圖那樣先有個(gè)沖起再下降, 所以有些電路, 設計者往往在仿真時(shí)看到的F3dB特性滿(mǎn)足要求, 但是實(shí)際測得的特性, 要比設計低很多, 也是因為寄生的RCL值在仿真時(shí)用的估值和實(shí)際值有一定的誤差, 而這個(gè)誤差有可能會(huì )導致Ft特性假性增加, 實(shí)質(zhì)Ft要低于仿真結果不少.

圖2 電路的頻域響應

我們了解ζ的作用后, 可以在設計時(shí)避開(kāi)這個(gè)危險的沖激, 如圖1, 在時(shí)域中看到的波形, 為了消除沖激, 可在電路中刻意加入一定值的電阻來(lái)增大ζ值, 使電路獲得穩定的頻域特性.

圖3 加入串聯(lián)電阻的效果

加入一個(gè)電阻后, 可以像上圖那樣, 獲得更穩定的時(shí)域響應波形.

如果更深一步的探討的話(huà), 有時(shí)候加入電阻可能不能解決問(wèn)題, 因為這個(gè)疊加在輸出波形的寄生沖激來(lái)自于其他地方, 比如由電路的GND線(xiàn)路混入, GND的不穩定沖激可能直接疊加在輸出波形上, 這時(shí)候我們可以增加一個(gè)旁路電容, 或者把GND信號線(xiàn)加粗減少寄生電容等方法讓GND變得更穩定一些.(其實(shí)也是通過(guò)ζ公式來(lái)增加C或者減小L來(lái)使ζ變得更大)

旁路電容對大家來(lái)說(shuō)應該不會(huì )陌生, 一般的電路都離不開(kāi)它,比如前面那一篇博客里談到的LDO設計, 往往需要在芯片外接一個(gè)數nF的電容來(lái)穩定信號, 這里稍微提一下旁路電路的一個(gè)注意點(diǎn), 雖然旁路電容可以降低低頻噪聲, 但是同時(shí)可能會(huì )引起高頻段噪聲的增加, 所以在高頻電路中同時(shí)需要加入電阻來(lái)降低寄生諧振成分的Q值. 這一點(diǎn)對射頻設計者來(lái)說(shuō)也很重要.