超低IQ LDO穩壓器的選擇技巧

　　電子應用設計人員現今面臨的一項極重要挑戰是將電子系統能耗降至最低。為了達到此目的，大多數系統利用不同的低功率模式，幫助降低整體功耗。在利用不同工作模式時(shí)，系統供電電流差異極大，低者如休眠模式下僅為數微安（μA）或不足1微安，高者如完整功率模式下達數十毫安（mA）甚至數百毫安。低壓降線(xiàn)性穩壓器（通常簡(jiǎn)稱(chēng)為LDO）是任何電源系統的常見(jiàn)構建模塊，而線(xiàn)性穩壓器的選擇對系統總體能耗有重要影響。不僅如此，系統設計常常要求LDO不僅具有超低靜態(tài)電流特性，還應當提供良好的動(dòng)態(tài)性能，確保提供穩定及無(wú)噪聲的電壓輸入端，適合敏感電路應用。這些要求還常常相互排斥，為IC設計人員帶來(lái)切實(shí)的挑戰。因此，市場(chǎng)上同時(shí)滿(mǎn)足兩方面要求的LDO為數不多。

　　本文將探討在選擇LDO時(shí)需要在提供低IQ與良好動(dòng)態(tài)性能之間進(jìn)行的折衷，及現時(shí)一些能達至可接受的平衡的技巧。

　　選擇LDO時(shí)要顧及的因素

　　為低功率應用選擇線(xiàn)性穩壓器時(shí)，工程師主要搜尋符合他們輸入電壓及輸出電流規格的超低IQ（本文的定義是靜態(tài)電流IQ15 μA） LDO.當根據IQ規格來(lái)進(jìn)行選擇可提供一些很好的LDO電流消耗相關(guān)的初始信息，但IQ相同或近似的兩款LDO在動(dòng)態(tài)性能方面可能差異很大。如果我們回想起來(lái)IQ的定義是沒(méi)有施加任何負載條件下的接地電流消耗，那么IQ就變成一個(gè)實(shí)際參數了。在實(shí)際案例中，可能更適宜于查看極輕載條件下的接地電流消耗（數微安至數百微安）。需要說(shuō)明的是，在評估不同制造商的各種LDO產(chǎn)品后，不難發(fā)現數據表中的IQ規格僅針對的是完美的空載條件，而非較真實(shí)的10至100 μA輸出負載。某些時(shí)候，知道與輸入電壓或溫度相關(guān)的接地電流特性也有實(shí)質(zhì)意義。市場(chǎng)上某些穩壓器在輸入電壓下降時(shí)接地電流明顯增大，LDO進(jìn)入其壓降區。在選擇用于電池供電設備的LDO時(shí)，這可能是重要因素。其它意料之外的電流消耗可能對產(chǎn)品有負責影響，大幅縮短電池使用時(shí)間。如果應用在大部分時(shí)間處于空閑或休眠狀態(tài)，僅消耗極小電流，這種意料之外的影響就尤為嚴重了。設計人員應常閱讀數據表的IQ規格，而且若有可能，在決定選擇某個(gè)特定LDO之前，還要審查相關(guān)的IQ與ILOAD對比圖表。

　　超低IQ LDO的動(dòng)態(tài)性能參數

　　影響超低IQ LDO穩壓器動(dòng)態(tài)性能參數主要有兩項因素。一是使用的技術(shù)節點(diǎn)。安森美半導體的大多數超低IQ LDO采用的是先進(jìn)的CMOS或BiCMOS技術(shù)，并提供針對低功耗、高速電源管理IC優(yōu)化的特定工藝流程。雖然恰當的技術(shù)選擇必不可少，但很明顯的是，這還不能確保LDO穩壓器具有良好的動(dòng)態(tài)性能。確定最終性能的第二個(gè)關(guān)鍵是設計LDO時(shí)應用的設計技術(shù)，而這來(lái)自于此領(lǐng)域的設計經(jīng)驗。安森美半導體在這個(gè)領(lǐng)域擁有40多年的經(jīng)驗，最新世代的器件同時(shí)提供超低噪聲、良好的電源抑制比（PSRR）及超低IQ.為了詳細闡明這一點(diǎn)，下文將探討不同類(lèi)型穩壓器的動(dòng)態(tài)性能。

圖1:MC78LC負載瞬態(tài)改善

　　不同類(lèi)型的超低IQ LDO簡(jiǎn)介

　　1） 恒定偏置LDO穩壓器

　　傳統上的超低IQ CMOS LDO使用恒定偏置（constant biasing）原理。這表示在能夠提供的輸出電流范圍內，接地電流消耗保持相對恒定。如MC78LC或NCP551器件，各自的接地電流IGND（或靜態(tài)電流IQ）分別為1.5 μA和4 μA.這些器件非常適合性能要求相對不那么嚴格的電池供電應用。它們的主要劣勢是動(dòng)態(tài)性能較差，如負載及線(xiàn)路瞬態(tài)、PSRR或輸出噪聲等。通?？梢允褂幂^大的輸出電容來(lái)調節動(dòng)態(tài)性能。圖1顯示了通過(guò)將輸出電容由1 μF增加至100 μF來(lái)改善MC78LC的負載瞬態(tài)過(guò)沖及欠沖。

　　但提升輸出電容COUT并不總是能夠提供想要的性能，甚至還可能更麻煩，因可能需要增加額外保護二極管，或某些應用要求快速設定時(shí)間、小尺寸方案或小浪涌電流。在這些情況下，推薦使用后文提到的一些更新的LDO.

　　2） 正比例偏置LDO穩壓器

　　為了改善恒定偏置（恒定IGND） LDO較弱的動(dòng)態(tài)性能，一些相對較新器件的接地電流與輸出電流成正比例地變化。這樣的LDO有如安森美半導體的NCP4681及NCP4624,兩者的典型靜態(tài)電流分別為1 μA和2 μA.圖2顯示了正比例IGND LDO所使用的概念。這些器件被設計為在輸出電流IOUT > 2 mA時(shí)IGND開(kāi)始上升。這就確保LDO在輕載時(shí)的電流消耗實(shí)際上恒定，符合數據表中的IQ規格。

圖2:NCP4681、NCP4624的IGND vs. IOUT.

　　3） 自適應偏置LDO穩壓器

　　為了同時(shí)提供極佳的動(dòng)態(tài)參數及超低IQ,最新代的安森美半導體LDO應用了稱(chēng)作"自適應接地電流"的技術(shù)。這些穩壓器使用特殊技巧來(lái)在某種輸出電流電平提升接地電流，而不會(huì )損及輕載能效。正因為此，終端應用可以提供良好的負載/線(xiàn)路瞬態(tài)、PSRR及輸出噪聲性能的優(yōu)勢。帶自適應偏置技術(shù)的IC有如NCP4587/NCP4589及NCP702,IQ分別為1.5 μA和9 μA.NCP702還在噪聲方面進(jìn)行了額外優(yōu)化，100 Hz至100 kHz噪聲帶寬時(shí)的典型噪聲僅為11.5 μVRMS.它非常適合于為要求長(cháng)電池使用時(shí)間及小方案尺寸環(huán)境中的敏感模擬及射頻電路供電。

圖3:NCP702輸出噪聲密度。

　　三類(lèi)超低IQ LDO動(dòng)態(tài)性能比較

　　圖4顯示了上述三類(lèi)超低IQ LDO的接地電流與輸出電流對比圖。比較中使用的所有LDO都具有在1 μA至1.5 μA之間的極相近靜態(tài)電流規格。它們的接地電流與輸出電流的相關(guān)關(guān)系大為不同。因此，這些穩壓器的動(dòng)態(tài)性能也差異極大。NCP4587作為自適應偏置LDO,其負載瞬態(tài)性能優(yōu)勢很明顯。三款器件的瞬態(tài)幅度比較如圖5所示。

圖4:IGND vs. IOUT比較。

圖5:負載瞬態(tài)比較。

表1:超低IQ LDO負載瞬態(tài)幅度比較。

　　AE引腳功能

　　另一值得提及可以用于改善超低IQ LDO動(dòng)態(tài)參數的特性通常稱(chēng)作Auto-ECO（AE）功能（見(jiàn)圖6）。將額外的AE引腳設為邏輯低電平時(shí)，用戶(hù)可以將LDO穩壓器配置為自適應接地電流超低IQ LDO.將AE引腳拉至高電平時(shí)，低輸出電流時(shí)的接地電流消耗上升至約40 μA,實(shí)質(zhì)提升從極輕載到高負載條件下的負載瞬態(tài)響應。在負載電流較大時(shí)，兩種工作模式下IGND大致相等，動(dòng)態(tài)性能基本沒(méi)有差別。圖7顯示了AE引腳狀態(tài)影響LDO穩壓器的接地電流消耗。

圖6:帶AE引腳的NCP4587/9 LDO電路圖。

圖7:帶AE引腳的NCP4587/9 LDO電流。

　　在系統周期性地從休眠模式進(jìn)入滿(mǎn)額功率模式的應用中，AE引腳非常有用。如果這兩種狀態(tài)之間的過(guò)渡極快，就會(huì )遭受大的欠沖。雖然NCP4587/9與其它LDO相比具有極佳的負載瞬態(tài)響應，通過(guò)將AE引腳與微控制器（MCU） I/O線(xiàn)路（舉例而言）連接并通過(guò)此I/O線(xiàn)路提前提示負載電流需求