電路常識性概念之MOS管及簡(jiǎn)單CMOS邏輯門(mén)電路原理

③、A輸入低電平，B輸入高電平時(shí)，情況與②類(lèi)似，亦輸出低電平。

④、A、B輸入均為高電平時(shí)，1、2管截止，3、4管導通，C端電壓與地一致，輸出低電平。

注：

將上述“與非”門(mén)、“或非”門(mén)邏輯符號的輸出端的小圓圈去掉，就成了“與”門(mén)、“或”門(mén)的邏輯符號。而實(shí)現“與”、“或”功能的電路圖則必須在輸出端加上一個(gè)反向器，即加上一對CMOS管，因此，“與”門(mén)實(shí)際上比“與非”門(mén)復雜，延遲時(shí)間也長(cháng)些，這一點(diǎn)在電路設計中要注意。6、三態(tài)門(mén)

三態(tài)門(mén)的工作原理：

當控制端C為“1”時(shí)，N型管3導通，同時(shí)，C端電平通過(guò)反向器后成為低電平，使P型管4導通，輸入端A的電平狀況可以通過(guò)3、4管到達輸出端B。當控制端C為“0”時(shí)，3、4管都截止，輸入端A的電平狀況無(wú)法到達輸出端B，輸出端B呈現高電阻的狀態(tài)，稱(chēng)為“高阻態(tài)”。這個(gè)器件也稱(chēng)作“帶控制端的傳輸門(mén)”。帶有一定驅動(dòng)能力的三態(tài)門(mén)也稱(chēng)作“緩沖器”，邏輯符號是一樣的。

注：從CMOS等效電路或者真值表、邏輯表達式上都可以看出，把“0”和“1”換個(gè)位置，“與非”門(mén)就變成了“或非”門(mén)。對于“1”有效的信號是“與非”關(guān)系，對于“0”有效的信號是“或非”關(guān)系。上述圖中畫(huà)的邏輯器件符號均是正邏輯下的輸入、輸出關(guān)系，即對“1”(高電平)有效而言。而單片機中的多數控制信號是按照負有效(低電平有效)定義的。例如片選信號CS(Chip Select)，指該信號為“0”時(shí)具有字符標明的意義，即該信號為“0”表示該芯片被選中。因此，“或非”門(mén)的邏輯符號也可以畫(huà)成下圖。

7、組合邏輯電路

“與非”門(mén)、“或非”門(mén)等邏輯電路的不同組合可以得到各種組合邏輯電路，如譯碼器、解碼器、多路開(kāi)關(guān)等。組合邏輯電路的實(shí)現可以使用現成的集成電路，也可以使用可編程邏輯器件，如PAL、GAL等實(shí)現。