<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 電源與新能源 > 設計應用 > 電子菜鳥(niǎo)入門(mén)電路基礎概念:TTL與CMOS電平 / OC門(mén)

電子菜鳥(niǎo)入門(mén)電路基礎概念:TTL與CMOS電平 / OC門(mén)

作者: 時(shí)間:2013-12-28 來(lái)源:網(wǎng)絡(luò ) 收藏
fy; ">3、三態(tài)門(mén)(ST門(mén))主要用在應用于多個(gè)門(mén)輸出共享數據總線(xiàn),為避免多個(gè)門(mén)輸出同時(shí)占用數據總線(xiàn),這些門(mén)的使能信號(EN)中只允許有一個(gè)為有效電平(如高電平),由于三態(tài)門(mén)的輸出是推拉式的低阻輸出,且不需接上拉(負載)電阻,所以開(kāi)關(guān)速度比OC門(mén)快,常用三態(tài)門(mén)作為輸出緩沖器。什么是OC、OD?

本文引用地址:http://dyxdggzs.com/article/227175.htm

集電極開(kāi)路門(mén)(集電極開(kāi)路 OC 或漏極開(kāi)路 OD)

Open-Drain是漏極開(kāi)路輸出的意思,相當于集電極開(kāi)路(Open-Collector)輸出,即中的集電極開(kāi)路(OC)輸出。一般用于線(xiàn)或、線(xiàn)與,也有的用于電流驅動(dòng)。

Open-Drain是對MOS管而言,Open-Collector是對雙極型管而言,在用法上沒(méi)啥區別。

開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn):

a. 利用外部電路的驅動(dòng)能力,減少I(mǎi)C內部的驅動(dòng)。 或驅動(dòng)比芯片電源電壓高的負載.

b.可以將多個(gè)開(kāi)漏輸出的Pin,連接到一條線(xiàn)上。通過(guò)一只上拉電阻,在不增加任何器件的情況下,形成“與邏輯”關(guān)系。這也是I2C,SMBus等總線(xiàn)判斷總線(xiàn)占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負載時(shí),下降延是芯片內的晶體管,是有源驅動(dòng),速度較快;上升延是無(wú)源的外接電阻,速度慢。如果要求速度高電阻選擇要小,功耗會(huì )大。所以負載電阻的選擇要兼顧功耗和速度。

c. 可以利用改變上拉電源的電壓,改變傳輸電平。例如加上上拉電阻就可以提供/輸出等。

d. 開(kāi)漏Pin不連接外部的上拉電阻,則只能輸出低電平。一般來(lái)說(shuō),開(kāi)漏是用來(lái)連接不同電平的器件,匹配電平用的。

正常的CMOS輸出級是上、下兩個(gè)管子,把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個(gè):電平轉換和線(xiàn)與。

由于漏級開(kāi)路,所以后級電路必須接一上拉電阻,上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進(jìn)行任意電平的轉換了。

線(xiàn)與功能主要用于有多個(gè)電路對同一信號進(jìn)行拉低操作的場(chǎng)合,如果本電路不想拉低,就輸出高電平,因為OPEN-DRAIN上面的管子被拿掉,高電平是靠外接的上拉電阻實(shí)現的。(而正常的CMOS輸出級,如果出現一個(gè)輸出為高另外一個(gè)為低時(shí),等于電源短路。)

OPEN-DRAIN提供了靈活的輸出方式,但是也有其弱點(diǎn),就是帶來(lái)上升沿的延時(shí)。因為上升沿是通過(guò)外接上拉無(wú)源電阻對負載充電,所以當電阻選擇小時(shí)延時(shí)就小,但功耗大;反之延時(shí)大功耗小。所以如果對延時(shí)有要求,則建議用下降沿輸出。

晶體管相關(guān)文章:晶體管工作原理


晶體管相關(guān)文章:晶體管原理
上拉電阻相關(guān)文章:上拉電阻原理

上一頁(yè) 1 2 3 4 下一頁(yè)

關(guān)鍵詞: 電路基礎 TTL CMOS電平

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>