<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 可編程技術(shù)勢在必行,一觸即發(fā)

可編程技術(shù)勢在必行,一觸即發(fā)

作者: 時(shí)間:2009-07-07 來(lái)源:網(wǎng)絡(luò ) 收藏

賽靈思勢在必行

通過(guò)新推出的 系列,賽靈思公司幫助設計人員解決產(chǎn)品差異化勢在必行的要求,幫助他們在降低企業(yè)風(fēng)險的同時(shí), 更高效地工作。 新推出的這些產(chǎn)品充分發(fā)揮了先進(jìn)半導體技術(shù)的性能和成本優(yōu)點(diǎn),可幫助系統設計人員滿(mǎn)足全球市場(chǎng)對更高帶寬和更高性能永無(wú)止境的追求。

賽靈思發(fā)現,擴展進(jìn)入新的垂直市場(chǎng)的關(guān)鍵是有適用的目標設計平臺(targeted design platforms)。 這些平臺并不僅僅是硬件開(kāi)發(fā)套件,而是包括了由賽靈思公司及其第三方合作伙伴網(wǎng)絡(luò )所開(kāi)發(fā)的第三方IP內核,以及軟件套件。因此能夠大大方便開(kāi)發(fā)過(guò)程。 賽靈思 是目標設計平臺的核心。其中新推出的器件容量比前一代產(chǎn)品翻了一翻,系統成本可降低多達50%,功耗則可降低多達65%。 然而,只有將硬件和軟件及IP完美地結合起來(lái),設計人員才能夠在垂直市場(chǎng)上充分體現基于FPGA的系統開(kāi)發(fā)所能夠提供的全面價(jià)值,同時(shí)才能夠集中精力開(kāi)發(fā)從終端用戶(hù)角度來(lái)看真正能夠體現產(chǎn)品差異的功能。

因此,如果希望在采用FPGA架構進(jìn)行設計時(shí)一次取得成功,目標設計平臺就變得至關(guān)重要。 新的目標設計平臺開(kāi)發(fā)環(huán)境包括: 1)基本平臺,包括FPGA器件、基本開(kāi)發(fā)板和經(jīng)過(guò)認證的設計環(huán)境;2)面向領(lǐng)域優(yōu)化的平臺,增加了專(zhuān)門(mén)用于嵌入式處理、DSP或邏輯/連接功能的軟件和子卡;以及3)市場(chǎng)專(zhuān)用平臺,包括針對汽車(chē)、視頻和通信等專(zhuān)門(mén)領(lǐng)域的接口、IP內核和軟件。

設計環(huán)境本身的改進(jìn)以及“可插接IP”(“socketable IP”)策略的實(shí)施使得這些平臺能夠保證在實(shí)際設計應用中順利實(shí)現從設計概念到片上系統(SoC)實(shí)現之間的整個(gè)流程。 目標設計平臺以及系列FPGA在架構方面的改進(jìn)還進(jìn)一步支持了以處理器為中心(processor-centric)的架構,在FPGA中以SoC方式實(shí)現處理器功能。

賽靈思堅信SoC是未來(lái)硬件實(shí)現的標準方式,能夠實(shí)現更高的器件集成、更高的速度、更小的封裝和測試成本以及更高的系統可靠性。 相應地,這也會(huì )導致最終產(chǎn)品總體成本更低。 在單個(gè)器件中集成處理器和外圍邏輯還進(jìn)一步簡(jiǎn)化了板級布局,并減少了高速信號板上走線(xiàn)的數量。 采用以處理器為中心的SoC進(jìn)行設計可提高總體設計的速度,同時(shí)更為靈活的子系統可方便設計修改和升級。

在FPGA供應商中,賽靈思占有主導性的市場(chǎng)份額,其較高的客戶(hù)滿(mǎn)意度也保證了其市場(chǎng)主導地位不會(huì )被蠶蝕。 在前面引述的Piper Jaffray/EE Times研究中,賽靈思幾乎在每個(gè)類(lèi)別中用戶(hù)滿(mǎn)意度都處于領(lǐng)先地位,通常比最近的競爭廠(chǎng)商高20%甚至更多。 在調查中,設計人員認為“可靠性”是選擇FPGA時(shí)的最重要因素,其次依次是上市時(shí)間、供應商支持,EDA工具質(zhì)量、設計失敗和驗證失敗的(低)風(fēng)險等。 調查結果顯示賽靈思公司在所有這些指標方面都是最高的。

在密度和性能競賽中,賽靈思的技術(shù)發(fā)展路線(xiàn)保證新一代FPGA將基于40nm工藝,能夠為設計人員提供工藝尺寸更小的產(chǎn)品和更豐富的功能IP內核。 但這僅僅是整個(gè)故事的一半。 賽靈思堅信未來(lái)10年FPGA將是服務(wù)于半定制(semi-custom)應用的最佳可編程平臺。 FPGA的角色是勢在必行的核心,而賽靈思Virtex-6 和 Spartan-6 FPGA更是為電子系統生產(chǎn)商提供所需要的平臺和設計方法的核心。這些產(chǎn)品和設計平臺將可幫助電子系統生產(chǎn)商在更具挑戰性的商業(yè)和技術(shù)環(huán)境中保持競爭優(yōu)勢。


上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>