基于VHDL的多功能可變模計數器設計方案

　　值得注意的是，這里所設計的多功能可變模計數器具有如下特點(diǎn)：

　　(1)該設計的多功能可變模計數器具有多個(gè)功能控制端。因此各個(gè)控制端的優(yōu)先權順序就成為設計的關(guān)鍵，經(jīng)過(guò)理論分析和仿真調試，最終確認的優(yōu)先權順序為：clr(清零)→clk(時(shí)鐘觸發(fā))→s(置數)→en(使能)→updn(計數方向)。這個(gè)優(yōu)先權順序可以有效地保證各個(gè)功能的完整實(shí)現，以及技術(shù)器的穩定運行。

　　(2)為了防止出現計數失控，大多數計數器采用給計數器增加一個(gè)復位控制端的辦法，當發(fā)現計數輸出q發(fā)生了計數失控時(shí)，通過(guò)復位控制端將計數器復位來(lái)排除計數失控。這種方法雖然有效，但是每次出現計數失控都要手動(dòng)控制復位，給實(shí)際使用帶來(lái)了不便。該設計的多功能可變模計數器中，將當前的計數輸出q與當前的計數最大值m_temp進(jìn)行比較，如果q比m_temp大，則強制將m＿temp賦給q，這樣就可以自動(dòng)避免計數失控，不必再增加手動(dòng)的復位控制端。

　　3 仿真結果分析

　　該多功能可變模計數器在QuartusⅡ開(kāi)發(fā)環(huán)境下進(jìn)行了仿真驗證，功能仿真波形如圖4所示，時(shí)序仿真波形如圖5所示。

　　仿真結果分析如下：

　　(1)clk為時(shí)鐘信號，由時(shí)鐘信號的上升沿觸發(fā)計數；

　　(2)m為模值輸入端，當其變化時(shí)，計數容量相應發(fā)生變化；

　　(3)clr為清零控制端，當其為高電平時(shí)清零；

　　(4)s為置數控制端，當其為高電平時(shí)將置數輸入端d的數據加載到輸出端q；

　　(5)en為使能控制端，當其為高電平時(shí)正常計數，當其為低電平時(shí)暫停計數；

　　(6)updn為計數方向控制端，當其為高電平時(shí)計數器加法計數，當其為低電平時(shí)計數器減法計數。

　　4 結 語(yǔ)

　　這里所設計的多功能可變模計數器在QuartusⅡ開(kāi)發(fā)環(huán)境下進(jìn)行了仿真驗證后，下載到湖北眾友科技實(shí)業(yè)股份有限公司的ZY11EDA13BE實(shí)驗箱中進(jìn)行了硬件驗證。該實(shí)驗箱使用ACEX1K系列EP1K30QC208芯片作為核心芯片．實(shí)驗證明設計正確，功能完整，運行穩定。另外，該設計的多功能可變模計數器可根據需要將模值的最大值由99進(jìn)一步擴展，獲得更高的計數模值。