采用CPLD來(lái)替代微處理器的6種方法

　　串行至串行轉換

　　圖6所示為采用CPLD來(lái)橋接兩種不同的串口：I2C和SPI。這一設計可以在MAX IIZ EPM240Z CPLD中實(shí)現，使用了大約43％的邏輯和6個(gè)I/O引腳(4)。

圖6. 利用MAX IIZ CPLD實(shí)現I2C至SPI接口

　　串行至并行轉換

　　圖7所示為主處理器和SPI主機的接口，使用CPLD來(lái)實(shí)現串并轉換接口。這個(gè)例子建立一個(gè)主處理器總線(xiàn)接口和完整的SPI主機，可以在MAX IIZ EPM240Z CPLD中實(shí)現，占用了大約30％的邏輯和25個(gè)I/O引腳(5)。

圖7. 利用MAX IIZ CPLD實(shí)現主處理器至SPI接口

　　并行至并行轉換

　　在圖8中，CPLD被用于橋接兩種不同的并口。這一實(shí)例實(shí)現了Compact FLASH+器件的主處理器總線(xiàn)接口，在MAX IIZEPM240Z CPLD中實(shí)現，使用了大約54％的邏輯，以及45個(gè)I/O引腳(6)。

圖8. 利用MAX IIZ CPLD實(shí)現主處理器至CF+接口

　　傳統上，某些微控制器一直是低功耗電子設計人員的唯一“可編程”邏輯選擇。然而，隨著(zhù)低功耗CPLD的推出，設計人員在便攜式應用上有了新的選擇。本白皮書(shū)的多個(gè)實(shí)例介紹了怎樣在便攜式應用中使用低功耗CPLD來(lái)替代或者擴展以前在微控制器中實(shí)現的多種功能。結果，低功耗電子設計人員在便攜式應用中擁有了另一套解決問(wèn)題的工具，在設計創(chuàng )新產(chǎn)品時(shí)，能更好地選擇最佳器件。