基于A(yíng)VR和CPLD的高速數據采集系統的設計
加入技術(shù)交流群
2 程序設計與實(shí)現
編程實(shí)現采集部分的功能，采集部分時(shí)序圖如圖3所示。任意選擇兩條通道進(jìn)行內部時(shí)鐘分析，圖中為第3通道和第7通道，當控制信號產(chǎn)生低電平時(shí)，控制引腳起作用，觸發(fā)采集功能，同時(shí)EOC引腳電平至低。在tCTR段時(shí)間后讀信號被啟動(dòng)經(jīng)過(guò)tACC的時(shí)間后，12位數據將出現在DO-D11引腳上。在整個(gè)采集、存儲過(guò)程中其他通道和通道3、通道7一樣，隨后將數據存入數據緩存器中。
2．1 控制A／D轉換程序設計
根據控制存儲的要求，首先要設計控制A／D轉換的狀態(tài)機，用來(lái)確定A／D轉換的狀態(tài)，根據MAXl308工作時(shí)序特點(diǎn)而設計的控制A／D轉換的狀態(tài)機轉換圖如圖4所示。實(shí)現控制A／D轉換的狀態(tài)機部分主要VHDL程序源代碼如下：
評論