基于A(yíng)RM的I2C設備控制方法的研究與實(shí)現

1 引 言

　　I2C總線(xiàn)是由Philips公司開(kāi)發(fā)的2線(xiàn)式串行總線(xiàn)，由于其簡(jiǎn)單、高效、互聯(lián)成本小而被廣泛地用于微控制器與外圍設備的連接。AT91SAM7X256是Atmel公司于2005年推出的基于ARM7的工業(yè)級芯片，他以體積小、功耗低、連接方式廣泛、處理資源豐富、控制靈活等特點(diǎn)受到嵌入式領(lǐng)域開(kāi)發(fā)人員的重視。本文介紹AT91SAM7X256的I2C控制器TWI接口(two-wired interface)的使用方法，并以I2C設備E2PROM和日歷時(shí)鐘芯片為例，實(shí)現AT91SAM7X256對時(shí)間數據的讀取與存儲。同時(shí)，為了驗證時(shí)間數據的讀取與存儲是否正確，使用AT91SAM7X256的在線(xiàn)仿真器J-LINK將E2PROM中的數據讀至內存進(jìn)行檢查。

2 硬件設計

2.1 硬件模塊結構

　　電路的硬件模塊結構如圖1所示。

　　AT91SAM7X256的TWI接口由一根時(shí)鐘線(xiàn)TWCK和一根數據線(xiàn)TWD組成，產(chǎn)生的信號時(shí)序符合I2C總線(xiàn)規范；PCF8563是Philips公司推出的一款內含I2C總線(xiàn)接口功能的工業(yè)級時(shí)鐘芯片；AT24C08是Atmel公司推出的符合I2C規約的兩線(xiàn)串口E2PROM。AT91SAM7X256的TWCK和TWD分別與芯片PCF8563和AT24C08的SCL與SDA相連，CPU通過(guò)TWI接口將時(shí)間數據讀出并存儲。為了保證CPU不沖突的訪(fǎng)問(wèn)PCF8563和AT24C08，本文將AT24C08的A2管腳接高電平。由于I2C總線(xiàn)空閑時(shí)為高電平，所以為實(shí)現“線(xiàn)與”功能，總線(xiàn)上連接的設備均是集電極開(kāi)路的，因此總線(xiàn)需外接上拉電阻R。AT91SAM7X256的TWI有主從2種工作模式，本文中AT91SAM7X256作為控制方，應工作于主模式。

2.2 AT91SAM7X256的TWI接口

　　AT91SAM7X256的TWD和TWCK管腳與設備的I／O管腳復用，同時(shí)AT91SAM7X256采用單獨控制功能單元的省電方案，電源管理單元PMC控制各功能單元的時(shí)鐘是否工作，所以要使用TWI接口，需要首先配置TWD和TWCK為外設連線(xiàn)和開(kāi)路狀態(tài)，其次配置PMC使TWI時(shí)鐘處于工作狀態(tài)。

　　TWI接口可提供高達400 kb／s的傳輸速率，為使得數據的傳輸速率面向不同應用，可以通過(guò)配置時(shí)鐘脈沖發(fā)生器的控制寄存器TWI_CWEG調整TWCK的信號頻率。

　　TWI接口產(chǎn)生的信號時(shí)序符合I2C總線(xiàn)規范，當讀／寫(xiě)1個(gè)字節數據時(shí)，主設備需提供從設備的設備地址、內部地址、讀寫(xiě)控制以及起始標志和停止標志。在數據的收發(fā)過(guò)程中，主要使用控制寄存器TWI_CR、主模式寄存器TWI_MMR、內部地址寄存器TWI_IADR、狀態(tài)寄存器TWI_SR、傳輸保持寄存器TWI_THR和接收保持寄存器TWI_RHR。從設備地址在TWI_MMR中設置，從設備的內部地址在TWI_IADR中設置；在TWI_CR中設置是否發(fā)送起始信號和停止信號；NAK(無(wú)應答)、OVER(運行錯誤)、TXRDY(發(fā)送準備好)、RXRDY(接收準備好)、TX-COMP(傳輸完成)等狀態(tài)位通過(guò)查詢(xún)WI_SR得到。

　　寫(xiě)數據的過(guò)程包括：當TWI_THR寫(xiě)入數據后，CPU產(chǎn)生起始信號啟動(dòng)傳輸，TWI_THR中的數據經(jīng)過(guò)并串轉換后由TWD傳輸出去，當CPU收到從設備的應答信號后，TWI_SR的TXRDY將自動(dòng)置“1”，說(shuō)明數據已寫(xiě)入從設備。讀數據的過(guò)程包括：CPU發(fā)出起始信號后，若TWI_SR的RXRDY位為“1”，則說(shuō)明TWI_RHR中有數據等待接收，當TWI_RHR中的數據被讀出后，則RXRDY自動(dòng)置為“0”。當讀／寫(xiě)數據完畢后，CPU將產(chǎn)生一個(gè)停止信號結束傳輸，TWI_SR的TXCOMP將自動(dòng)置“1”。

2.3 PCF8563日歷時(shí)鐘芯片的使用方法

　　按I2C協(xié)議規約，PCF8563具有惟一的設備地址0A2H。本文重點(diǎn)研究PCF8563時(shí)、分、秒數據的讀取方法，在此用到的內部寄存器包括控制／狀態(tài)寄存器1(地址為00H)、秒寄存器(地址為02H)、分寄存器(地址為03H)、小時(shí)寄存器(地址為04H)。由于寄存器中以BCD格式存儲時(shí)、分、秒數據，所以各時(shí)間時(shí)間寄存器的高位無(wú)效。

　　為使PCF8563工作于普通模式，需要將控制／狀態(tài)寄存器1置為00H，同時(shí)為了存儲正確的時(shí)間數據，需要將讀到的數據中無(wú)效的高位進(jìn)行屏蔽。若需要校對時(shí)間，只需對時(shí)、分、秒寄存器進(jìn)行寫(xiě)操作即可。

2.4 AT24C08的使用方法

　　AT24C08是容量為8192 b(1024 B)的E2PROM。AT24C08內部分為4頁(yè)，每一頁(yè)有256字節單元，所以若要訪(fǎng)問(wèn)某個(gè)單元則需要10位進(jìn)行尋址，其中最高兩位是頁(yè)地址，低8位是頁(yè)內地址。設備地址的定義如圖2所示，其中P1P0對應頁(yè)地址，管腳A2可為AT24C08設定兩組設備地址。當A2為低電平時(shí)，4頁(yè)的設備地址分別為0A0H，0A2H，0A4H，0A6H；當A2為高電平時(shí)；反之為0A8H，0AAH，0ACH，0AEH。因此，為了避免AT24C08與PCF8563的設備地址沖突，需將A2連接高電平。

　　AT24C08的寫(xiě)操作支持“字節寫(xiě)”和“頁(yè)面寫(xiě)”兩種方式?！白止潓?xiě)”方式中每寫(xiě)一個(gè)字節均需主設備提供起始信號、設備地址、內部地址以及停止信號；“頁(yè)面寫(xiě)”方式即連續寫(xiě)數據，需主設備提供起始標志、設備地址以及內部地址，數據全部寫(xiě)完后再發(fā)送停止標志。

　　AT24C08的讀操作支持“當前地址讀”、“隨機讀”和“順序讀”3種方式?！爱斍暗刂纷x”表示從當前內部地址單元讀出1個(gè)字節，所以主設備僅需提供起始信號、設備地址和停止信號；“隨機讀”表示從任意內部地址單元讀出1個(gè)字節，所以主設備需要先提供1次起始信號、設備地址、寫(xiě)操作、設備內部地址和停止信號，設定設備的內部地址，之后再按“當前地址讀”方式讀數據即可；“順序讀”表示從當前地址開(kāi)始連續讀多個(gè)字節，所以主設備需提供起始信號、設備地址、讀操作，數據全部讀完后再發(fā)送停止信號。

　　為了快速讀寫(xiě)數據，本文采用頁(yè)面寫(xiě)的方式將數據寫(xiě)入AT24C08；采用“隨機讀”和“順序讀”相結合的方式讀取AT24C08數據。

3 軟件設計

3.1 TWI初始化程序的設計

　　根據TWI的功能特點(diǎn)，TWI初始化的初始化包括以下4步：

　　(1)配置PIO控制器使復用管腳驅動(dòng)TWI信號；

　　(2)配置PMC使TWI時(shí)鐘處于工作狀態(tài)；

　　(3)配置TWI為主工作模式。本文CPU為主設備，日歷和存儲芯片為從設備；

　　(4)設置數據傳輸速率，配置TWI時(shí)鐘波形發(fā)生器寄存器。

3.2 PCF8563驅動(dòng)程序的設計

　　為了控制PCF8563的工作方式，需要對其寫(xiě)入控制字；為了得到PCF8563輸出的時(shí)間信息，需要對其進(jìn)行讀操作，讀／寫(xiě)數據的流程如圖3所示。

　　本文設計編寫(xiě)如下讀函數和寫(xiě)函數：

　　其中，pTwi是結構體指針，指向的結構體中存放TWI的寄存器，通過(guò)pTwi即可訪(fǎng)問(wèn)各TWI寄存器；address表示設備地址；im_address表示設備內部地址；data代表讀寫(xiě)數據的變量指針。

　　因此，若使PCF8563工作于普通模式，并讀“時(shí)”數據，可用以下代碼實(shí)現：

3.3 AT24C08驅動(dòng)程序的設計

　　由于A(yíng)T24C08由4個(gè)具有不同設備地址的頁(yè)組成，且采用連續讀寫(xiě)數據的操作方式，所以AT24C08的讀寫(xiě)與PCF8563讀寫(xiě)有以下幾點(diǎn)區別。

　　(1)先設置TWI_CR的起始標志，之后通過(guò)TWI_RHR和TWI_THR讀／寫(xiě)TWI接口的數據；發(fā)送最后一個(gè)數據之前，再設置TWI_CR的停止標志。

　　(2)對于多字節數據的讀寫(xiě)，全部數據若沒(méi)有傳輸完畢，便不發(fā)送停止信號，所以需通過(guò)判斷TWI_SR寄存器中的TXRDY和RXRDY決定是否讀TWI_RHR和寫(xiě)TWI_THR，而將是否出現停止信號作為是否停止發(fā)送和接收的判斷依據。

　　(3)由于數據量和起始單元均是隨機的，所以有可能出現一頁(yè)寫(xiě)不下的情況，因此針對給定的數據量和起始單元參數需要計算出共需幾頁(yè)，以便在進(jìn)行頁(yè)面切換時(shí)更換設備地址。

　　本文設計編寫(xiě)了如下讀函數和寫(xiě)函數。

　　其中，nb為讀／寫(xiě)的字節數，data表示存放讀寫(xiě)數據數組變量的首指針。

3.4 軟件的調試與運行

　　本文采用IAR開(kāi)發(fā)環(huán)境和J-LINK仿真器進(jìn)行軟件的在線(xiàn)調試和加載運行。調用函數完成以下程序設計：首先從PCF8563連續讀出若干數據并寫(xiě)入AT24C08；其次，將AT24C08中的數據讀至數組變量中。在程序中的讀完AT24C08數據后設置斷點(diǎn)，觀(guān)測數組中存放的數據，從而驗證驅動(dòng)程序的正確性。

4 結 語(yǔ)

　　本文介紹了PCF8563和AT24C08的使用方法，通過(guò)分析基于ARM核的AT91SAM7X256的TWI接口控制方法，設計PCF8563和AT24C08的驅動(dòng)程序，實(shí)現時(shí)鐘數據的讀取和存儲。

　　本文設計的驅動(dòng)模塊已成功地用于智能煤礦分站實(shí)驗系統中，完成了歷史時(shí)間數據的記錄功能，同時(shí)本文為ARM控制多個(gè)I2C設備提供了可以借鑒的方法。