基于A(yíng)RM和FPGA的便攜人工地震數據采集系統設計

ENTITY spi IS
PORT ( CLK ：in STD_LOGIC；--4.096 MHz
CLK40 ：in STD_LOGIC；--40 MHz
SYNC ：out STD_LOGIC；--PINMODE模式下，
使用復位信號同步數據采集信號
DOUT1 ：in STD_LOGIC；
SCLK1 ：out STD_LOGIC；--第一通道的
ADS1281模數轉換器的SPI時(shí)鐘
nDRDY1，nDRDY2，nDRDY3：in STD_LOGIC;
--ADS1281數據就緒等待采集信號
spi_clk ：out STD_LOGIC；--擴展SPI時(shí)鐘
spi_mosi ：out STD_LOGIC；--擴展SPI主機
發(fā)送從機接收數據信號線(xiàn)
spi_cs1 ：out STD_LOGIC；--擴展SPI片選
信號
EINT1，EINT2：out STD_LOGIC；--FIFO半滿(mǎn)數
據采集中斷信號AD_INT，
和DAC數據請求中斷信號INT
ENABLE1，A2，A3，A4，A5：in STD_LOGIC；
DATA：inout STD_LOGIC_VECTOR(15 downto 0)；
--ARM處理器數據總線(xiàn)
led_drv：out STD_LOGIC；--LED狀態(tài)指示
PPS_interrupt：out STD_LOGIC；--1 Hz，
GPS秒脈沖
nRESET：in STD_LOGIC；
GPS_IRIGL：in STD_LOGIC；--IRIG碼讀寫(xiě)
nRD：in STD_LOGIC；--ARM讀
nWR：in STD_LOGIC；--ARM寫(xiě)
nCS：in STD_LOGIC)；--ARM片選
END spi；
1.2 A/D數據采集通道
A/D轉換器采用TI公司的ADS1281。該A/D轉換器具有高分辨率、高精度特性，內置4階穩定的ΔΣ調制器，可配置SINC、FIR和IIR濾波器，數據率250 S/s～4 KS/s，特別適合地震數據觀(guān)測環(huán)境。在本設計中，模擬地動(dòng)波形信號經(jīng)差分放大后輸入到AD1281的AINP和AINN端。SCLK由FPGA分頻產(chǎn)生的1.024 MHz的時(shí)鐘驅動(dòng)，用于串行輸出A/D數據到FPGA FIFO。當A/D完成數據轉化后，CH1_DRDY拉低向FPGA表示數據準備就緒，等待讀取。CH1_ DOUT連接至FPGA的DOUT1端口，用于數據到FPGA FIFO的串行傳輸。AD_CLK由4.096 MHz時(shí)鐘驅動(dòng)，是A/D的工作時(shí)鐘。A/D轉換原理電路如圖2所示。