嵌入式微控制器MC68HC912B32背景調試模式設計

隨著(zhù)Flash技術(shù)在微處理器上的廣泛應用，使單片機在開(kāi)發(fā)和應用手段上有了革命性的變化，從傳統的仿真器（ICE）到目前流行的JTAG，設計人員在不斷尋找一種移植性更高、更易操作、費用更低的開(kāi)發(fā)手段。使用傳統的仿真器進(jìn)行嵌入式開(kāi)發(fā)時(shí)，通常調試工具會(huì )受價(jià)格和煩瑣的操作所限制，但是隨著(zhù)微處理器制造工藝的提高及Flash技術(shù)的發(fā)展，一些高端微處理器（如CPU12/16/32、PowerPC、ColdFire等）內部已經(jīng)包含了用于調試的微代碼，并可以通過(guò)背景調試模式BDM（Background Debug Mode）進(jìn)行調試，由于這種方法省去了仿真器，因此避免了高頻操作、交直流電不匹配等問(wèn)題，隨著(zhù)BDM標準的不斷規范和普及，用BDM調試模式進(jìn)行嵌入式開(kāi)發(fā)已經(jīng)成為一種首選。

MC68HC912B32（以下簡(jiǎn)稱(chēng)B32）是由Freescale公司推出的一款基于CPU12核心的16位嵌入式MCU。它具有體積小、功耗小、功能多等優(yōu)點(diǎn)，主要用于汽車(chē)電子、工業(yè)控制、醫療設備等領(lǐng)域，它是Freescale公司較早提供的一款背景調試模式的16位MCU。背景調試模式是 Freescale公司自定義的片上調試規范。

1 背景調試模式介紹

BDM是由Freescale半導體公司推出的一種單線(xiàn)（Single Wire）調試方式，是目前單片機普通采用的調試方式之一。其他公司的嵌入式處理器也有類(lèi)似的調試方式，如AMD公司的X86μP系列微處理器提供的AMDebug調試方式等。

BDM調試方式為開(kāi)發(fā)人員提供了底層的調試手段，開(kāi)發(fā)人員可以通過(guò)它初次向目標板下載程序，同時(shí)也可以通過(guò)BDM調試器對目標板MCU的Flash進(jìn)行寫(xiě)入、擦除等操作，用戶(hù)也可以通過(guò)它進(jìn)行應用程序的下載和在線(xiàn)更新、在線(xiàn)動(dòng)態(tài)調試和編程、讀取CPU各個(gè)寄存器的內容、單片機內部資源的配置與修復、程序的加密處理等操作，而這些僅需要向CPU發(fā)送幾個(gè)簡(jiǎn)單的指令就可以實(shí)現，從而使調試軟件的便攜變得非常簡(jiǎn)單，通常自己就可以編寫(xiě)，BDM硬件調試插頭的設計也非常簡(jiǎn)單，關(guān)鍵是要滿(mǎn)足通信時(shí)序關(guān)系和電平轉換要求。

目前常用的標準BDM調試插頭如圖1所示，各個(gè)引腳信號的定義如表1所示。

2.1 總體概述

以CPU12為內核的MCU的運行模式有單片方式（Single chip）和擴展方式（Expanded Mode）兩種。運行模式主要由BKGD、MODB和MODA引腳的狀態(tài)決定，各個(gè)模式與引腳狀態(tài)間的關(guān)系見(jiàn)表2。單片模式又分普通單片模式（Normal Single Chip）和特殊單片模式（Special Single Chip）兩種，而只有在特殊模式下BDM才能被激活，因此特殊單片模式又稱(chēng)BDM模式。圖2為PC機通過(guò)BDM插頭與目標機相連。

2.2 BDM指令介紹

BDM有兩類(lèi)指令。一類(lèi)是在一般運行模式下可以直接執行的，被稱(chēng)為硬件指令（Hardware Command）；另一類(lèi)則是只能在BDM模式下執行的程序，這些程序在進(jìn)入BDM模式后被固化在地址為﹩FF00－﹩FFFF的ROM中，被稱(chēng)為固件指令（Firmware Command）。

因為BDM控制模塊不在CPU中，所以BDM硬件指令可以在CPU正常運行時(shí)被并行執行，其他BDM指令是基于固件的，必須在CPU處于BDM模式下才能執行。硬件指令允許讀寫(xiě)目標系統內（包括片內RAM、EEPROM、I/O控制寄存器等）的所有內存。硬件指令可以不在BDM模式下執行，表3列出了 BDM模塊常用的硬件指令。

固件指令必須在HC12單片機的BDM ROM中執行，且CPU必須在BDM模式下才能執行，通常使用硬件指令BACKGROUND使CPU進(jìn)入BDM模式，當BDM被激活時(shí)，BDM ROM就被分配到地址空間：﹩FF20－﹩FFFF，同時(shí)7個(gè)BDM寄存器被分配到地址空間：﹩FF00－﹩FF06，此時(shí)CPU就可以通過(guò)執行ROM中的代碼完成相應的固件指令操作。表4列出了BDM的7個(gè)寄存器，表5介紹了常用的3個(gè)固件指令。

2.3進(jìn)入BDM模式

下面介紹使目標機進(jìn)入BDM模式的兩種常用方法。

方法1：將目標機的BKGD引腳拉低，然后給目標機的RESET引腳加低電平，即給目標機復位，復位脈沖要足夠寬，至少要大于目標機的512個(gè)時(shí)鐘周期。本文采用Freescale公司的8位微處理器MC68HC908JB8（簡(jiǎn)稱(chēng)JB8）制作BDM調試頭，用其PTA0和PTA1口控制目標機的 RESET和BKGD引腳，此方法通過(guò)軟件編程的方式進(jìn)入BDM模式。

方法2：通過(guò)硬件跳線(xiàn)的方式將BKGD置低電平，在目標機復位后再將BKGD置高電平，以進(jìn)入目標機的BDM模式。進(jìn)入BDM模式后，帶有BDM程序的片內專(zhuān)用ROM將Flash的﹩FF00－﹩FFFF替換，此空間在普通單片方式下存放中斷向量。該方法僅通過(guò)硬件跳線(xiàn)的方式進(jìn)入BDM模式。

3 B32的BDM調試系統設計

3.1 BDM調試其系統硬件設計

該BDM調試器的BKGD和RESET信號分別由JB8單片機的I/O口PTA1、PTA0提供。雙方通信引腳使用漏極開(kāi)路驅動(dòng)（或稱(chēng)線(xiàn)或）的方式，平時(shí)靠上拉電阻維持高電平。Flash編程電源VFP由MAX662提供，MAX662是一款專(zhuān)門(mén)提供12V Flash編程電壓的芯片。MAX662外圍電路原理圖如圖3，BDM調試插頭電路原理圖如圖4。

3.2 BDM調試器系統軟件設計

CPU12的BDM通信協(xié)議也稱(chēng)為單線(xiàn)通信協(xié)議。下面按照該協(xié)議，以JB8作為主控制芯片詳細介紹B32的BDM調試系統的軟件設計。在程序開(kāi)始前，需要宏定義一些常量以方便下面程序的調用。具體的宏定義有：

3.2.1 調用讀寫(xiě)匯編子程序

通過(guò)調用讀寫(xiě)匯編子程序，可以讀取和發(fā)送一個(gè)字節，具體函數如下：

調用寫(xiě)子程序的輸入參數是需要被寫(xiě)的一個(gè)字節，調用讀子程序的返回參數是讀取到的一個(gè)字節。

3.2.2 讀寫(xiě)匯編子程序

主機方以下降沿通知目標機方的BKGD端，位通信開(kāi)始，每一位傳輸至少需要16個(gè)時(shí)鐘周期。具體過(guò)程如下：

主機首先拉低BKGD引腳，并時(shí)低電平維持時(shí)間不短于512個(gè)時(shí)鐘周期，目標機探測到下降沿信號后清命令寄存器，同時(shí)等待接收主機的BDM命令。

主機寫(xiě)位0到目標機BKGD端的操作為：主機拉低目標機的BKGD端不少于12個(gè)時(shí)鐘周期，目標機在探測到低電平以后的第10個(gè)周期對BKGD采樣，讀入該位的0。

主機寫(xiě)位1到目標機BKGD端的操作為：主機拉低目標機的BKGD端2－4個(gè)時(shí)鐘周期后釋放BKGD端，使之為高電平，目標機在探測到低電平以后的第10個(gè)周期對BKGD采樣，讀入該位的1。

下面是寫(xiě)一個(gè)字節的匯編代碼：


主機讀目標機BKGD端的信息時(shí)，主機拉低目標機BKGD端2－4個(gè)周期后釋放BKGD端，然后定義該引腳為輸入狀態(tài)，讀取BKGD端的電平，如果目標機輸出為0電平，則繼續拉低BKGD端，從探測到主機拉低BKGD端起持續13個(gè)時(shí)鐘周期，所以主機的讀操作應在從拉低BKGD線(xiàn)算起的13個(gè)時(shí)鐘周期內完成，對于目標機輸出為1的情況，無(wú)需目標機輸出高電平，因為BKGD端已用電阻上拉，只需定義該引腳為輸入，則自然會(huì )使之為1。

下面是讀取一個(gè)字節的匯編代碼：

對于硬件命令，命令之間間隔要大于150個(gè)時(shí)鐘周期，對于固件命令，送出讀命令到讀取數據之間要延遲32個(gè)時(shí)鐘周期，寫(xiě)命令后面可緊跟需要寫(xiě)的數據，但與下一條命令之間要間隔32個(gè)時(shí)鐘周期。

3.2.3 測試程序

為了測試以上程序的正確性，特用VC6.0編寫(xiě)了一個(gè)計算機端的測試程序。該程序通過(guò)串口與JB8通信，以完成對B32 Flash的讀寫(xiě)和擦除。由于源代碼較長(cháng)，限于篇幅不在此列出。