基于IEEE802.1 5.4/ZigBee的語(yǔ)音通信系統

1.3 硬件實(shí)現

硬件方案充分利用MSP430片上12位ADC和DAC，從而無(wú)需外部語(yǔ)音編碼解碼器件，系統更加精簡(jiǎn)。語(yǔ)音傳輸系統的硬件電路如圖2所示。

麥克風(fēng)放大器及前置低通濾波器電路的工作原理：U1構成的反向放大器提供麥克風(fēng)放大，其增益由R4和R5決定；R2、R3分壓后為U1提供合適的偏置，R1給駐極體話(huà)筒提供偏置電壓，C2阻止直流成分輸入到放大器；一級Sallen-key結構的切比雪夫低通濾波器R8和C5構成一階低通濾波器，用于A(yíng)DC的反堆疊濾波。后置濾波器由一級Sallen-key結構的切比雪夫低通濾波器、一級RC低通濾波器和一級電壓跟隨器U4構成。三級濾波器的截止頻率彼此稍有錯位，以限制整個(gè)濾波電路通帶的紋波。整個(gè)電路的截止頻率設置在3 400 Hz，電壓跟隨器用于防止電路從輸出獲得反饋，并提供電流驅動(dòng)。

在設計音頻部分的電路時(shí)，考慮到采樣率為10 kHz，根據奈奎斯特取樣定理，系統的有效取樣頻率Os必須滿(mǎn)足Os≥2ON的規定。在此ON稱(chēng)為奈奎斯特頻率而ON稱(chēng)為奈奎斯特率。當采樣頻率小于奈奎斯特頻率時(shí)，在接收端恢復的信號失真較大，這是因為存在信號的混迭；當采樣頻率大于或等于奈奎斯特頻率時(shí)，恢復信號與原信號基本一致。輸入的信號頻率最高不能超過(guò)5kHz，在輸入ADC之前必須加一個(gè)低通濾波器，將高于5 kHz的信號加以濾除。

2 軟件實(shí)現

軟件設計主要是基于MSP430F168與CC2420之間的SPI通信。通過(guò)設計單片機的SPI寄存器來(lái)驅動(dòng)CC2420，進(jìn)而設置和讀取射頻芯片的寄存器值，實(shí)現相應的發(fā)送和接收功能。

2.1 系統功能實(shí)現

遠程端對語(yǔ)音數據進(jìn)行A/D轉換并打包發(fā)送。為實(shí)現語(yǔ)音實(shí)時(shí)通信，應盡量減少幀間等待時(shí)間，以提高有效數據率。為達到最大傳輸效率，理論上應使用最大載荷打包，但較長(cháng)的數據幀也更容易被外界干擾信號破壞，同時(shí)也增加了語(yǔ)音遲延。綜合考慮濾波器的截止頻率以及CC2420的節點(diǎn)傳輸速度，A/D轉換采用10 kHz的采樣頻率，8位分辨率。MSP430的主頻為8 MHz，ADC將其8分頻，單通道單次轉換。定時(shí)器B與其時(shí)鐘同步，每50μs產(chǎn)生一次中斷。每?jì)纱沃袛噙M(jìn)行一次轉換，并將數據讀出取高8位。ADC一次采樣84個(gè)8位信號為一個(gè)數據包，這個(gè)數據包在被RF發(fā)送出去之前由協(xié)議棧自動(dòng)加上一個(gè)12Byte的包頭。由于CC2420傳送速率為250kbit·s-1，所以每傳送一個(gè)數據包耗時(shí)約3.072ms。

近程端將接收到的語(yǔ)音采集數據進(jìn)行還原。D/A轉換時(shí)鐘設置與A/D轉換同步。并且也采用10 kHz的頻率。用單片機的定時(shí)器A模塊，每100μs產(chǎn)生一次中斷，在中斷中進(jìn)行一次D/A轉換。一個(gè)ADC的輸入緩沖區或一個(gè)DAC的輸出緩沖區的大小為84Byte。裝滿(mǎn)這些緩沖區需要8.4 ms。系統流程圖如圖3所示。