基于McBSP的高速串行數據采集系統設計

2.2 AD974工作原理

1. 主要引腳定義（表1）

表1 AD974的引腳功能

2. 工作原理

AD974的模數轉換由R/C、CS兩信號來(lái)控制。在R/C降為低電平時(shí)，若CS也為低電平，在至少經(jīng)過(guò)50ns后，輸入信號將被保留在內部的電容陣列上并準備開(kāi)始轉換。一旦轉換開(kāi)始，BUSY信號將變?yōu)榈碗娖街钡睫D換完畢。在內部，信號R/C和CS需進(jìn)行或操作，但是對哪一個(gè)信號先變?yōu)榈碗娖阶鰹殚_(kāi)始轉換的標志并沒(méi)有嚴格要求。唯一的要求是這兩個(gè)信號變?yōu)榈碗娖降臅r(shí)間延遲不得少于10ns。轉換完畢后，BUSY信號返回高電平，另一方面，AD974準備下一次轉換以確保能繼續跟蹤輸入信號。在某些情況下，將CS引腳保持低電平，而將R/C用于決定是開(kāi)始轉換還是讀取數據。需要指出的是，在AD974上電后進(jìn)行首次轉換時(shí)，其DATA輸出將是不確定的，轉換輸出需要經(jīng)過(guò)一定時(shí)間之后才能穩定下來(lái)。模數轉換可以使用由AD974的內部時(shí)鐘，也可以使用外部時(shí)鐘，這并不影響轉換結果的連續性。如果EXT/INT為低電平，則AD974被設置為內部數據移位時(shí)鐘模式；相反，如果EXT /INT為高電平，則AD974被設置為外部數據移位時(shí)鐘模式。

3. DSP McBSP

3.1 McBSP的工作原理

McBSP口進(jìn)行串行通信時(shí)，使用的外部接口管腳有：DR，DX，CLKX，CLKR，FSX，FSR，CLKS。DR和DX分別用來(lái)進(jìn)行數據的收發(fā)。 CLKX，CLKR，FSX，FSR，CLKS為數據傳輸提供可靠的時(shí)鐘。CLKX，FSX為發(fā)送的數據時(shí)鐘和幀同步時(shí)鐘，CLKR，FSR為接收的數據時(shí)鐘和幀同步時(shí)鐘，CLKS提供系統時(shí)鐘。在收發(fā)時(shí)鐘的控制下，DSP進(jìn)行數據的接收和發(fā)送。為使DSP按照一定的方式進(jìn)行通信，要對McBSP的各個(gè)控制寄存器進(jìn)行相應的配置。其中，SPCR0/SPCR1用于設置工作模式、檢測工作狀態(tài)、進(jìn)行收發(fā)的復位和啟動(dòng)。RCR0 /RCR1，用于控制接收數據的幀格式、數據延遲。XCR0/XCR1用于控制發(fā)送數據的幀格式、數據延遲。SRGR 0/SRGR1用于控制收發(fā)數據時(shí)鐘和幀同步時(shí)鐘的模式，如大小、極性等。PCR用于控制相應管腳的工作模式。

4. AD974與TMS320C6711 McBSP的接口設計

AD974符合SPI（Series Protocol Interface）數據通訊協(xié)議。SPI是一個(gè)4根信號線(xiàn)的串行接口協(xié)議，包括主/從兩種模式。四個(gè)接口信號是串行數據輸入（MISO，主設備輸入，從設備輸出），串行數據輸出（MOSI，主設備輸出，從設備輸入），移位時(shí)鐘（SCK）和從設備使能（SS）。SPI接口的最大特點(diǎn)是由主設備時(shí)鐘信號的出現與否界定主/從設備間的通訊。一旦檢測到主設備時(shí)鐘信號，就開(kāi)始傳輸數據，時(shí)鐘信號無(wú)效后，傳輸結束。在這期間，從設備必須被使能（SS信號保持有效）。

TMS320C6711芯片的McBSP的數據同步時(shí)鐘具有停止控制選項，因此可以與SPI協(xié)議兼容。McBSP支持2種SPI傳輸格式，可以在SPCR寄存器的CLKSTP位中設置。

本設計中，我們采用了AD974的內部時(shí)鐘模式，其時(shí)序圖如圖3。

圖3 AD974內部時(shí)鐘模式時(shí)序圖

AD974與McBSP的數據傳輸采用SPI從模式進(jìn)行連接，其接口設計如圖4。

圖4 AD974與McBSP的接口

設計中，我們將AD974的CS片選信號固接為低電平，使芯片一直處于選通狀態(tài)。R/C讀/轉信號由地址譯碼器Decoder的/CS1信號（地址 0xB0000000）提供。忙狀態(tài)信號端BUSY連接FSX0，串行數字時(shí)鐘端口DATACLK連接CLKX0，數據輸入端口DATA連接DR0。多路轉換器寫(xiě)輸入端WR1和WR2，通道選擇端A0，A1分別與DSP的McBSP1端口的引腳FSX1，CLKR1，FSR1相連。該模塊的具體工作時(shí)序如下：

（1） 數據采集開(kāi)始前，/CS1沒(méi)有選通，為高電平，AD974處于寫(xiě)輸入狀態(tài)，通過(guò)設置FSX1為低電平，CLKR1和FSR1為所需要的電平可以進(jìn)行通道選擇。

（2） 數據采集開(kāi)始時(shí)，Decoder選通/CS1信號，設置為低電平。AD974首先鎖存先前選擇的通道號，然后開(kāi)始進(jìn)行數據采集和轉換，此時(shí)忙狀態(tài)信號BUSY由高電平變?yōu)榈碗娖健?P>（3） 由于BUSY信號與FSX0相連，McBSP0作為從設備被使能，等待數據傳輸。

（4） 經(jīng)過(guò)一定的時(shí)間，AD974串行數字時(shí)鐘有效，并開(kāi)始進(jìn)行數據傳輸。McBSP0一旦檢測到時(shí)鐘信號，就開(kāi)始接收AD974傳輸的數據，時(shí)鐘信號無(wú)效后，傳輸結束。

（5） 數據傳輸完成后，AD974的BUSY信號由低電平變?yōu)楦唠娖?，從設備無(wú)效。