顯示控制器SSD1906與AT91RM9200的接口技術(shù)

3 硬件設計

3.1 SSD1906的總線(xiàn)接口

　　SSD1906顯示控制器可與多種MCU相連,具體的連接方式取決于MCU所支持的總線(xiàn)類(lèi)型。SSD1906支持單時(shí)鐘輸入(CLKI),從而可以由MCU的總線(xiàn)時(shí)鐘為其提供時(shí)鐘信號。對于通用#1總線(xiàn),SSD1906用于與MCU相連的引腳為：

　　A0——接低電平;
　　A[17:1]——系統地址總線(xiàn)位17~1;
　　D[15:0]——系統數據總線(xiàn)輸入;
　　WE0——低8位數據的寫(xiě)使能信號輸入;
　　WE1——高8位數據的寫(xiě)使能信號輸入;
　　CS——片選輸入;
　　M/R——選擇讀寫(xiě)顯示內存或內部寄存器。高為顯示內存,低為內部寄存器;
　　BS——接高電平;
　　RD/WR——高8位數據的讀命令輸入;
　　RD——低8位數據的讀命令輸入;
　　WAIT——等待信號輸出?？梢酝ㄟ^(guò)配置,決定該信號為高電平有效或低電平有效;
　　RESET——復位輸入信號。

　　此外,引腳CF[7:0]用于配置SSD1906。具體配置描述如表1所列。

表1 SSD1906的配置引腳

3.2 總線(xiàn)接口分析與實(shí)現

　　AT91RM9200微控制器的總線(xiàn)接口屬于通用#1型接口,因而可與SSD1906直接相連。其中,AT91RM9200的A[17:1]、D[15:0]、NWR0、NWR1、NCS2、NWAIT、NRST引腳,可以分別與SSD1906的A[17:1]、D[15:0]、、、、和引腳直接連接。而AT91RM9200的NRD引腳可以使能16位或者8位的讀訪(fǎng)問(wèn),因而可與SSD1906的RD/和引腳相連,作為高字節和低字節的讀使能信號。對于SSD1906的M/信號,可以由AT91RM9200的A18信號進(jìn)行控制。SSD1906與AT91RM9200的總線(xiàn)連接如圖2所示。

　　此外,由于SSD1906的CLKI的輸入時(shí)鐘頻率最高為66MHz,而其總線(xiàn)時(shí)鐘頻率最高也為66MHz,因而SSD1906的總線(xiàn)時(shí)鐘BCLK可以直接由CLKI提供,其頻率比為1:1。另外,AT91RM9200的總線(xiàn)類(lèi)型為通用#1型,選NWAIT信號為低有效,總線(xiàn)接口為小端模式,所以,可以確定SSD1906的配置引腳CF[7:0]為0x0Bh。

圖2 SSD1906與AT91RM9200的總線(xiàn)連接

4 寄存器配置

　　在寄存器配置方面,包括對MCU的初始化及對SSD1906的初始化和設置。對于A(yíng)T91RM9200微控制器,首先,必須設置相應的PIO控制寄存器,將有復用的I/O線(xiàn)配置為所需要的功能。其次,考慮到SSD1906的CLKI時(shí)鐘頻率最高為66MHz,因此,需要對AT91RM9200的PMC_PCK0寄存器進(jìn)行設置,保證PCK0的輸出時(shí)鐘頻率不超過(guò)66MHz。下面分別介紹SSD1906的主要寄存器配置。

4.1 SSD1906的內部時(shí)鐘設置

　　SSD1906支持單時(shí)鐘輸入,即所有的時(shí)鐘信號都可以由CLKI的輸入時(shí)鐘提供。對于SSD1906的總線(xiàn)時(shí)鐘BCLK,可以通過(guò)配置CF[7:6]引腳,對CLKI得到需要的BCLK。這里將CF[7:6]配置為00,即BCLK＝CLKI。

　　內存時(shí)鐘MCLK用于訪(fǎng)問(wèn)SSD1906內部的SRAM。SSD1906的設計充分考慮了省電控制,當顯示控制器不工作時(shí),時(shí)鐘自動(dòng)關(guān)閉。而另一方面,減小MCLK的頻率,會(huì )增加MCU時(shí)鐘延遲,從而降低屏幕刷新的性能。因此,為了在省電與性能之間達到最優(yōu)的平衡,MCLK的頻率配置必須滿(mǎn)足兩點(diǎn)：既要有足夠高的內存訪(fǎng)問(wèn)頻率,以提供較快的刷新率,又要保證MCU的延遲為一個(gè)可接受的值。通過(guò)配置寄存器REG[04h],由BCLK得到MCLK時(shí)鐘。