雙端口RAM在A(yíng)RM 與DSP通信系統中的應用

　　后PC 時(shí)代，由于網(wǎng)絡(luò )技術(shù)和集成電路技術(shù)的迅速發(fā)展，利用嵌入式系統進(jìn)行數字信號處理與傳輸成為可能。在ARM 和DSP 構成的雙處理器系統中，嵌入式作為主設備，主要完成數據處理、存儲與網(wǎng)絡(luò )傳輸工作，而DSP 作為從設備需要負責復雜的算法實(shí)現。

　　在此高速數據采集和處理系統中，隨著(zhù)采樣數據量的增大和處理任務(wù)的增加，對數據的傳送要求越來(lái)越高，如果在兩個(gè)系統端口之間沒(méi)有能夠高速傳送數據的接口，將會(huì )造成數據傳送的阻塞，嚴重影響系統的實(shí)時(shí)性與處理數據的能力，因此此系統設計的重點(diǎn)之一是主從設備之間的數據通信。本文介紹用雙端口RAMIDT70261 完成TMS320C6211DSP 與嵌入式ARM920T之間的數據通信。

　　1 IDT70261雙端口RAM功能簡(jiǎn)介

　　IDT70261 是美國IDT 公司生產(chǎn)的高速16K×16 的雙端口SRAM,其典型功耗為750mW,它具有兩個(gè)等級的存取時(shí)間：商業(yè)級有 15/20/25/35/55 ns （max），工業(yè)級有20/25/35/55ns （max）。雙端口RAM 有兩個(gè)完全獨立的端口，它們各自有一套相應的數據總線(xiàn)、地址總線(xiàn)和控制總線(xiàn)，允許兩個(gè)控制器單獨或異步的讀寫(xiě)其中任意一個(gè)存儲單元。兩個(gè)端口具有同樣的對雙端口RAM 的讀寫(xiě)操作能力，但是當兩個(gè)端口同時(shí)對同一地址進(jìn)行讀寫(xiě)操作時(shí)，會(huì )因為數據的沖突而造成存儲或讀取的錯誤。對同一存儲單元的操作存在以下四種情況：

　?。?） 兩個(gè)端口不同時(shí)對同一地址單元進(jìn)行讀寫(xiě)數據。

　?。?） 兩個(gè)端口同時(shí)對同一地址單元進(jìn)行讀出數據。

　?。?） 兩個(gè)端口同時(shí)對同一地址單元進(jìn)行寫(xiě)入數據。

　?。?） 兩個(gè)端口同時(shí)對一個(gè)地址單元，一個(gè)寫(xiě)入數據，另一個(gè)讀出數據。

　　前兩種情況不會(huì )造成對雙端口RAM的讀寫(xiě)錯誤，第三種情況會(huì )造成寫(xiě)入數據的錯誤，第四種情況會(huì )造成讀出錯誤。為了避免對雙端口RAM 造成讀寫(xiě)錯誤，IDT70261 有以下幾種仲裁控制方法。

　　1.1 遇忙邏輯控制

　　當雙端口同時(shí)對同一地址單元進(jìn)行控制時(shí)，IDT70261 提供一種/BUSY 控制機制。雙端口不對同一地址單元進(jìn)行控制時(shí)，兩個(gè)端口的/BUSY 引腳都為高，左右兩個(gè)端口均可正常訪(fǎng)問(wèn)存儲空間。當兩個(gè)端口對同一地址單元進(jìn)行存取時(shí)，一個(gè)端口的/BUSY 引腳為高（允許對存儲空間的讀寫(xiě)操作），另一個(gè)端口的引腳為低（禁止對存儲空間的讀寫(xiě)操作），哪一個(gè)請求信號在前，其端口引腳為高，另一個(gè)為低。兩個(gè)端口請求讀寫(xiě)的時(shí)間差最小為5ns,當時(shí)間小于5ns 時(shí)，系統會(huì )自動(dòng)允許一個(gè)引腳讀寫(xiě)，屏蔽另外一個(gè)引腳，防止出現對同一地址單元的讀寫(xiě)錯誤。

　　1.2 中斷控制機制

　　IDT70261 具有中斷輸出功能，中斷工作時(shí)，雙端口RAM 的兩個(gè)最高地址單元3FFE、3FFF 作為"郵箱"來(lái)傳遞相應的命令。當中斷功能不使用時(shí)，3FFE、3FFF兩個(gè)單元作為正常的存儲單元使用。下面介紹中斷工作原理。

　　左端口寫(xiě)地址單元3FFF,/INTR 變?yōu)橛行Вǖ碗娖剑?，向右端口發(fā)送中斷請求，右端口響應中斷請求后，可向3FFF 地址單元執行一次讀操作，清除中斷標志（/INTR 變?yōu)楦唠娖剑?。同理，右端口?xiě)地址單元3FFE,/INTL 變?yōu)橛行Вǖ碗娖剑?，向左端口發(fā)送中斷請求，左端口響應中斷請求后，可向3FFE 地址單元執行一次讀操作，清除中斷標志（/INTL 變?yōu)楦唠娖剑?/P>

　　1.3 令牌傳遞原理

　　IDT70261 內部有8 個(gè)獨立于雙端口RAM 的邏輯鎖存單元，用來(lái)標明共享的雙端口RAM 是否正在使用。在此工作模式下，/SEM 用作鎖存器的"片選"信號，地址線(xiàn)A2~A0 用來(lái)尋址8 個(gè)標志鎖存器，數據線(xiàn)D0用來(lái)標志鎖存器的狀態(tài)。

　　端口向鎖存器寫(xiě)入0 表示申請控制權，寫(xiě)入1 表示放棄使用權。當左端口要使用雙端口RAM 時(shí)，先寫(xiě)入0 到標志鎖存器，然后讀出標志鎖存器的狀態(tài)，若讀出的值為0,則左端口獲得該存儲單元的使用權；若讀出的值為1,表明右端口正在使用該存儲單元。

　　此時(shí)，左端口要么循環(huán)檢測鎖存器狀態(tài)，直到右端口使用結束，要么向鎖存器寫(xiě)入1,撤銷(xiāo)請求。同理，若右端口使用雙端口RAM 時(shí)，仍按照上述步驟進(jìn)行操作[1,2].

2 基于IDT70261的接口電路

　　本系統為視頻數據采集處理系統，當攝像頭采集后的數據經(jīng)DSP 壓縮編碼后輸入到雙端口RAM 芯片中，ARM 處理器接收到數據請求后，接收圖像數據，對數據進(jìn)行存儲和傳輸工作，最終將圖像經(jīng)過(guò)解碼顯示在終端PC 機上。

　　基于IDT70261 的接口電路圖如圖1 所示，此系統采用中斷控制機制，雙端口RAM 的一些功能引腳并不需要全部使用。雙端口RAM 的左端是ARM920T芯片，右端是TMS320C6211 DSP 芯片。雙端口RAM兩個(gè)獨立的數據線(xiàn)D0L-D15L 和D0R-D15R 分別與ARM920 芯片和DSP 芯片連接，地址線(xiàn)A0L-A13L 和A0R-A13R 也分別與上述兩芯片連接。/CE 為芯片使能引腳，R/W 為讀寫(xiě)控制引腳，/OE 為輸出使能引腳，/INT 為中斷標志引腳，/BUSY 為遇忙控制引腳，其連接電路如圖1 所示。

圖1 接口電路