S3C2410外圍存儲系統的研究與設計

　?。樱幔恚螅酰睿绻就瞥龅幕?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/ＡＲＭ９２０Ｔ">ＡＲＭ９２０Ｔ內核的１６／３２位ＲＩＳＣ微處理器Ｓ３Ｃ２４１０，為手持設備和一般類(lèi)型應用提供了低價(jià)格、低功耗、高性能小型微控制器的解決方案。為了降低整個(gè)系統的成本，Ｓ３Ｃ２４１０提供了豐富的內部設備。其中加強的ＡＲＭ體系結構ＭＭＵ用于支持ＷｉｎＣＥ，ＥＰＯＣ３２和Ｌｉｎｕｘ。隨著(zhù)技術(shù)的進(jìn)步和發(fā)展，電子產(chǎn)品的功能日益強大，而嵌入式操作系統可以有效地管理各項功能，并且能夠縮短產(chǎn)品開(kāi)發(fā)周期，因此將微處理器與嵌入式操作系統進(jìn)行聯(lián)合開(kāi)發(fā)成為一種趨勢，然而微處理器的片內存儲資源有限，若要進(jìn)行嵌入式系統的移植，必須擴展其存儲系統。對于嵌入式系統的開(kāi)發(fā)人員來(lái)說(shuō)，深入理解其存儲系統原理和有效地管理存儲系統對正確高效地設計嵌入式系統的硬件和底層軟件編程具有重要的意義［１］。

　?。薄。樱常茫玻矗保暗膶ぶ吩?/P>

　　ＡＲＭ９２０Ｔ內核提供了３２位的地址總線(xiàn)，可以訪(fǎng)問(wèn)４Ｇ（２３２）的線(xiàn)性地址空間，而Ｓ３Ｃ２４１０的內部地址總線(xiàn)是３０ｂｉｔ（ＨＡＤＤＲ［２９：０］），能夠訪(fǎng)問(wèn)的最大外部地址空間是２３０，即１Ｇ的地址空間０ｘ００００００００～０ｘ３ＦＦＦＦＦＦＦＦ，可見(jiàn)Ｓ３Ｃ２４１０僅利用了ＡＲＭ９２０Ｔ的３２位地址總線(xiàn)的低３０位，并且是一一對應相連的［１］。由表１可知Ｓ３Ｃ２４１０將１Ｇ的外部地址空間分成了８個(gè)存儲器組，每個(gè)組的大小為１２８Ｍ，其中６個(gè)用于ＲＯＭ、ＳＲＡＭ等存儲器，２個(gè)用于ＲＯＭ、ＳＲＡＭ、ＳＤＲＡＭ等存儲器?；谛酒w積及成本的考慮，當Ｓ３Ｃ２４１０對外尋址時(shí)，采用了部分譯碼的方式，即低位地址線(xiàn)用于外圍存儲器的片內尋址，而高位地址線(xiàn)用于外圍存儲器的片外尋址。如表１所示，由于每個(gè)存儲器組的起始地址及空間大小固定，對于系統要訪(fǎng)問(wèn)的任意外部地址，Ｓ３Ｃ２４１０可以方便地利用內部地址總線(xiàn)的高３位ＨＡＤＤＲ［２９：２７］來(lái)選擇該地址屬于哪一個(gè)存儲器組（Ｂａｎｋ），從而激活相應的Ｂａｎｋ選擇信號，并且使用外部地址總線(xiàn)Ａ［２６：０］來(lái)實(shí)現相應Ｂａｎｋ的內部尋址，尋址范圍為１２８Ｍ（２２７），從而使得其外圍地址訪(fǎng)問(wèn)空間為１ＧＢ（１２８ＭＢ×８）。Ｓ３Ｃ２４１０正是通過(guò)這種機制來(lái)完成外部地址空間的尋址全過(guò)程。

　　?。樱常茫玻矗保霸L(fǎng)問(wèn)ＳＤＲＡＭ地址空間的過(guò)程比較難理解，這主要和ＳＤＲＡＭ的存儲結構有關(guān)。為了更深入地理解其尋址機制，筆者以ＳＤＲＡＭ芯片ＨＹ５７Ｖ５６１６２０Ｂ（３２ＭＢ）為例進(jìn)行詳細地說(shuō)明。該芯片的內部存儲結構是４Ｂａｎｋｓ×４Ｍ×１６Ｂｉｔ，即共有４個(gè)Ｂａｎｋ，每個(gè)Ｂａｎｋ中有４Ｍ個(gè)半字（１６Ｂｉｔ）。Ｂａｎｋ地址可以通過(guò)ＢＡ［１：０］與地址總線(xiàn)的高位相連來(lái)確定，具體ＢＡ［１：０］與哪個(gè)地址位相連，不同的ＳＤＲＡＭ存儲系統有不同的方案，詳見(jiàn)參考文獻［３］。而每個(gè)Ｂａｎｋ中的存儲單元由行地址和列地址來(lái)唯一標識［１］，該芯片通過(guò)行地址鎖存引腳ｎＲＡＳ和列地址鎖存引腳ｎＣＡＳ分別與Ｓ３Ｃ２４１０的引腳ｎＳＲＡＳ（ＳＤＲＡＭ行地址選通信號）和ｎＳＣＡＳ（ＳＤＲＡＭ列地址選通信號）連接，從地址總線(xiàn)獲得行地址和列地址。而且列地址的位數可以在ＢＡＮＫＣＯＮｎ（ｎ＝６，７）的中的ＳＣＡＮ——ＢＡＮＫＣＯＮｎ?。郏保海埃輥?lái)配置，００＝８－ｂｉｔ，０１＝９－ｂｉｔ，１０＝１０－ｂｉｔ，其復位值為００，即８ｂｉｔ。

　　在實(shí)際工作中，如圖１所示，在第３個(gè)總線(xiàn)時(shí)鐘，ｎＳＣＳ為低電平，表示ＳＤＲＡＭ被選中，并且地址線(xiàn)的Ｂａｎｋ地址與相應的行地址同時(shí)發(fā)出，這個(gè)命令稱(chēng)之為“行有效”或“行激活”（Ｒｏｗ?。粒悖簦椋觯澹?。此時(shí)ＳＤＲＡＭ將行地址鎖存（ｎＳＲＡＳ有效），但還沒(méi)有執行寫(xiě)命令（ｎＷＥ為高電平），因為沒(méi)有列地址（ｎＳＣＡＳ為高電平），存儲單元無(wú)法確定。經(jīng)過(guò)Ｔｒｃｄ（ＲＡＳ至ＣＡＳ延遲）后，ＳＤＲＡＭ再次被選中（ｎＳＣＳ為低電平），此時(shí)ｎＳＣＡＳ為低電平，指示ＳＤＲＡＭ此時(shí)地址線(xiàn)上的地址為列地址，同時(shí)ｎＷＥ有效，寫(xiě)操作被執行?？梢?jiàn)發(fā)送列地址尋址命令與具體的操作命令（是讀還是寫(xiě)），這兩個(gè)命令也是同時(shí)發(fā)出的，所以一般都會(huì )以“讀／寫(xiě)命令”來(lái)表示列尋址，相關(guān)的列地址被選中之后，將會(huì )觸發(fā)數據傳輸。至此，Ｓ３Ｃ２４１０對ＳＤＲＡＭ的尋址就完成了?？梢?jiàn)，Ｓ３Ｃ２４１０將地址總線(xiàn)上的地址分成行地址和列地址并分開(kāi)傳輸給ＳＤＲＡＭ?；谏鲜龅膶ぶ窓C制，由ＢＡ［１：０］和１２根地址線(xiàn)就可以尋址３２Ｍ或更大的地址空間了。

　　圖?。薄。樱常茫玻矗保啊。樱模遥粒蜁r(shí)序圖

　?。病〈鎯ζ骺刂破骱拖嚓P(guān)引腳介紹

　?。玻奔拇嫫鹘榻B

　?。樱常茫玻矗保按鎯ζ骺刂破髦饕校嚎偩€(xiàn)帶寬和等待控制寄存器（ＢＷＳＣＯＮ）；總線(xiàn)控制寄存器（ＢＡＮＫＣＯＮＮ：ｎＧＣＳ０－ｎＧＣＳ５）；ＢＡＮＫ控制寄存器（ＢＡＮＫＣＯＮｎ：ｎＧＣＳ６－ｎＧＣＳ７）；刷新控制寄存器（ＲＥＦＲＥＳＨ）；ＢＡＮＫＳＩＺＥ寄存器；ＳＤＲＡＭ模式寄存器集寄存器（ＭＲＳＲ）等，詳情請見(jiàn)參考文獻［３］。

　?。玻蚕嚓P(guān)引腳

　?。樱常茫玻矗保疤峁┝讼嚓P(guān)的引腳來(lái)控制存儲器訪(fǎng)問(wèn)：

　　組選擇信號：ｎＧＣＳ０－ｎＧＣＳ５，ｎＧＣＳ６（ｎＳＣＳ０），ｎＧＣＳ７（ｎＳＣＳ１）引腳用來(lái)選擇相應的存儲器組。

　　訪(fǎng)問(wèn)控制信號：為了實(shí)現ＡＲＭ存儲器訪(fǎng)問(wèn)指令ＬＤＲ／ＳＴＲ字節、半字和字訪(fǎng)問(wèn)的三種方式，在Ｓ３Ｃ２４１０的存儲器組中，除了Ｂａｎｋ０以外的所有地址空間都可以通過(guò)編程設置為８位、１６位或３２位對準訪(fǎng)問(wèn)，Ｂａｎｋ０可以設置為１６位或３２位。引腳ｎＷＢＥ［３：０］（寫(xiě)字節使能）實(shí)現８ｂｉｔ?。遥希托酒M的三種訪(fǎng)問(wèn)方式，或者ＳＲＡＭ不使用ＵＢ／ＬＢ（在ＢＷＳＣＯＮ中設置）的情況下，與ＵＢ／ＬＢ連接。引腳ｎＢＥ［３：０］（在使用ＳＲＡＭ情況下的字節允許信號）在ＳＲＡＭ使用ＵＢ／ＬＢ（是否使用可在ＢＷＳＣＯＮ中設置）的情況下與ＵＢ／ＬＢ連接。ＤＱＭ［３：０］（ＳＤＲＡＭ數據屏蔽信號）引腳實(shí)現對ＳＤＲＡＭ的三種訪(fǎng)問(wèn)。還有ｎＷＡＩＴ、ｎＸＢＲＥＱ／ｎＸＢＡＣＫ引腳。