在設計中重新考慮采用單門(mén)器件

從系統設計觀(guān)點(diǎn)看，采用標準邏輯結構做為組成單元仍將是整個(gè)系統設計的一個(gè)重要部分。微處理器，DSP，ASIC和定制電路，現在占據很多傳統上由標準邏輯功能所占有的設計位置。但是，由于采用更先進(jìn)的技術(shù)方案的成本和復雜性所致，設計人員在特定應用中繼續采用標準邏輯。

標準邏輯的一個(gè)主要應用是把“事情連接在一起”。分立邏輯IC，通常稱(chēng)之為“膠接邏輯”（glue logic）。它們使系統的個(gè)別部分與其他部分的通訊更有效。簡(jiǎn)單的電路功能，如緩沖器，譯碼器和開(kāi)關(guān)，其設計普及性能在繼續增加。需要膠接邏輯的實(shí)例包括電路隔離、輸入/輸出變換、電源變換、單總線(xiàn)線(xiàn)路變換。

單門(mén)邏輯器件是較大的多門(mén)器件的衍生族。最初，日本首先采用單門(mén)邏輯器件解決消費類(lèi)電子業(yè)中的設計問(wèn)題。因為日本有大量消費類(lèi)電子設備，所以日本的設計人員創(chuàng )造一種基本結構來(lái)支持適當大小的門(mén)陣列和專(zhuān)用標準產(chǎn)品（ASSP）的快速設計。

單門(mén)器件隨著(zhù)設計人員力圖降低板大小而日益流行起來(lái)。這種器件能使設計人員恰當地把一個(gè)邏輯功能以最小的實(shí)際要求放置在系統所需要的地方。事實(shí)上，單門(mén)器件是足夠的小，使設計人員能容易地增加一個(gè)邏輯功能來(lái)升級原有的設計而不修改主要的系統。單門(mén)器件也使設計人員降低功耗、噪聲和串擾。

單門(mén)器件推動(dòng)力

導致產(chǎn)生單門(mén)器件的推動(dòng)力是來(lái)自當已有設計的門(mén)陣列或ASSP需要整合1位緩沖、邏輯或開(kāi)關(guān)到新設計中。往往在板上沒(méi)有足夠的地方來(lái)增加另外多門(mén)邏輯器件以便保持相同的板大小。設計人員唯一的選擇是重新設計整個(gè)芯片或在板布局上增加IC以便達到所希望的功能。

另外，公司制造的便攜設備受到日益增大的減小板大小的壓力。在未使用單門(mén)器件前，傳統邏輯電路的封裝大小取決于電路板如何設計和布局。

產(chǎn)品工藝平臺和電路設計密度通常限定封裝大小。例如，SSOP或TSSSOP封裝中的多門(mén)器件分別占有50和80mm2板面積。用一個(gè)小的單門(mén)器件，設計人員可使電路適用于新系統設計。這推動(dòng)了芯片制造商生產(chǎn)行業(yè)標準多門(mén)器件的單門(mén)型號，也迫使芯片供應商在盡可能小的空間內給出最佳的單一性能，同時(shí)節省盡可能多的功率。

對元件供應商生產(chǎn)和上市單門(mén)產(chǎn)品的最終推動(dòng)力是上市時(shí)間的壓力。顧名思義，單門(mén)功能在超小封裝中實(shí)現。當初用SOT-23（SC59）5引腳封裝提供這些解決方案，以后是用現在的SOT 353（SC88A/SC70）封裝。SOT353面積只有4.2mm2，它傳統20引腳SOIC所需面積的3%。這種封裝小到可被直接安裝在線(xiàn)跡的“線(xiàn)中”。

因為設計人員可以把單門(mén)器件精確的安裝在所需的地方，這樣做直接的好處是：較小的地回波效應、需要較小的去耦元件、較短的信號路線(xiàn)。單門(mén)設計大大地減小了整個(gè)板空間和串擾、提供較干凈的系統信號并去掉了從前所需要的信號“凈化”元件。工作站和其他非便攜產(chǎn)品也可用單門(mén)器件減小板空間和降低功耗。

單門(mén)器件應用

單門(mén)技術(shù)有一系列的應用。在每一個(gè)實(shí)例中，一個(gè)3V邏輯電平串行輸入必須接口到一個(gè)5V板。在該例中，用單門(mén)器件1GT50，一個(gè)非倒相接口電路示于圖1。

1GT50工作在5V，并與3V邏輯電平無(wú)縫接品。不需要電阻器或其他另外的元件。此器件幾乎是無(wú)負載的（小于10pF），能提供高達8mA驅動(dòng)，具有最小的噪聲和地回波以及小的信號延遲（大約4ns，取決于負載）。

在另一個(gè)實(shí)例中，馬達驅動(dòng)順的鎖相環(huán)（PLL）需要一個(gè)具有長(cháng)穩態(tài)時(shí)間常數的快速起動(dòng)時(shí)間。一個(gè)單門(mén)模擬開(kāi)關(guān)（1GT66或1G66）能達到目的（圖2）。

很多設計人員在多門(mén)器件中熟悉這種功能。設計人員利用任一個(gè)門(mén)確定兩個(gè)時(shí)間常數?？焖賳?dòng)時(shí)間是第一個(gè)常數，大約15%過(guò)沖。第二個(gè)時(shí)間常數具有最大穩定性和最小波紋。模擬開(kāi)關(guān)需要一個(gè)電阻器和兩個(gè)電容器。當開(kāi)關(guān)接通時(shí)，選擇時(shí)間常數為：t=2π（C1+C2）。較長(cháng)的時(shí)間常數在開(kāi)關(guān)接通幾納秒后是有效的。

在下一個(gè)應用中，應用從一個(gè)TTL電平源接通一個(gè)低功率3.3V器件。在此可采用1G66開(kāi)關(guān)。把Vdd連接到3.3V電源做為高端模擬開(kāi)關(guān)（圖3）。

1G66的控制引腳是以過(guò)壓容限并可由5V邏輯驅動(dòng)器驅動(dòng)。此開(kāi)關(guān)只有15Ω電阻，對10mA負載壓降為0.15V。此功能可導通本地振蕩器、RF級、小的音頻輸出等。這種價(jià)廉開(kāi)關(guān)提供系統5V部分和高端開(kāi)關(guān)之間的接口。不需要外部電阻器或電容器。

下個(gè)實(shí)例確定如何建造一個(gè)小的、低成本晶體諧振振蕩器。1GU04非緩沖倒相器，對于任何基本模式晶體可做為一個(gè)振蕩器。10MΩ電阻器連接在輸出和輸入間，使倒相器處于A(yíng)類(lèi)狀態(tài)（圖4）。晶體制造廠(chǎng)家應該確定電容器值。此振蕩器最高頻率達25MHz。設計人員可用諧波晶振實(shí)現較高的頻率。假若需要緩沖，任何一種VHC單門(mén)或多門(mén)緩沖器或倒相器就足夠了。

用一個(gè)帶可選擇反饋電阻的運放提供恒定輸入和輸出阻抗。這是構成雙增益音頻入大器（0或+6dB增益）的最好方法。用單門(mén)模擬開(kāi)關(guān)選擇電阻器并提供1或+6dB增益（圖5）。

多年來(lái)可編程陣列邏輯（PAL）用于執行多信號的打電報雜邏輯操作。在無(wú)線(xiàn)/手機中，PAL消耗相當多的功率。若設計人員需要復雜的“組合”邏輯時(shí)，會(huì )引發(fā)另一個(gè)問(wèn)題，即如何達到周?chē)臓顟B(tài)。

根據所需條件，漏極開(kāi)路單門(mén)器件可提供一個(gè)很好的解決方案。漏極開(kāi)路門(mén)允許輸出“線(xiàn)或”在一起，這樣不僅僅具有“或”功能，而且具有非常低的功率，小的面積，幾乎無(wú)延遲地進(jìn)入信號通路（圖6）。

下面是一個(gè)復雜功能實(shí)例：

OUT=(A0×A1)+(A2×A3)+(A4+A5)

用3個(gè)漏極開(kāi)路的單門(mén)器件（09，01，03）線(xiàn)“或”輸出。對于這種功能，用PAL將消耗過(guò)多的功率和板空間。采用多門(mén)邏輯將需要4個(gè)器件和多個(gè)50mm2的面積。而用漏板開(kāi)路器件則只占13mm2的板面積。圖6中，最小功耗由R值確定，其信號傳播時(shí)延小于7ns。