ADF4108在寬帶X波段頻率合成器中的設計應用

ADF4108在寬帶X波段頻率合成器中的設計應用

本文所討論的就是基于鎖相環(huán)路的同步原理，由一個(gè)高準確度、高穩定度的參考晶體振蕩器，綜合出大量離散頻率的一種技術(shù)?，F代雷達系統對頻率源的精度、分辨率、帶寬、轉換時(shí)間及頻譜純度等提出了越來(lái)越高的要求，性能卓越的頻率源均通過(guò)鎖相環(huán)頻率合成技術(shù)來(lái)實(shí)現，

由于A(yíng)DF4108芯片的工作帶寬寬(最大帶寬8GHz)、集成度高，因此只需要少量的外圍電路就可以構成一個(gè)寬帶、低噪聲、低功耗、高穩定度的X波段頻率合成器。該器件適用于高頻無(wú)線(xiàn)系統，如寬帶無(wú)線(xiàn)接入、衛星通信、儀器儀表、無(wú)線(xiàn)局域網(wǎng)和無(wú)線(xiàn)射頻基站。ADF4108是較高的PLL頻率合成，該器件可用來(lái)實(shí)現無(wú)線(xiàn)接收器和發(fā)射系統中的上變頻和下變頻部分的本地振蕩頻率。

　　鎖相環(huán)頻率合成器的基本原理

　　鎖相環(huán)路(PLL)通常由鑒相器(PDF)、環(huán)路濾波器(LF)、壓控振蕩器(VCO)和可變程序分頻器組成。鎖相環(huán)路是一個(gè)相位誤差控制系統，它比較輸入信號與壓控振蕩器輸出信號之間的相位差，產(chǎn)生一個(gè)對應于兩個(gè)信號相位差的誤差電壓，該電壓經(jīng)處理后調整壓控振蕩器的頻率(相位)。當環(huán)路鎖定時(shí)，輸入信號與壓控振蕩器輸出信號頻差為零，相位差不再隨時(shí)間變化，此時(shí)誤差控制電壓為一固定值，壓控振蕩器輸出頻率與輸入信號頻率相等。鎖相環(huán)路的這一特點(diǎn)，使它在自動(dòng)頻率控制中得到應用，以實(shí)現精確的頻率控制。環(huán)路在鎖定時(shí)要得到一定的控制電壓，則鑒相器必須有一個(gè)非零的輸出，即f0=fr，環(huán)路作用必須有相位差，相位差維持著(zhù)兩信號的同步，使輸出信號頻率穩定。鎖相環(huán)基本原理如圖1所示。

　　可變程序分頻器(N)的作用是使壓控振蕩器的輸出頻率經(jīng)分頻后再與參考頻率進(jìn)行相位比較，從而產(chǎn)生誤差控制電壓，并以誤差控制電壓來(lái)調整壓控振蕩器的相位。鎖相環(huán)路對高穩定度的參考振蕩器(通常是晶體振蕩器)鎖定，環(huán)路串接可編程的程序分頻器，通過(guò)編程改變程序分頻器的分頻比R、N，從而獲得N/R倍參考頻率的穩定輸出。頻率合成器輸出頻率f0與晶體振蕩器參考頻率fr的關(guān)系為:

　　其中，R是固定分頻比，N是程序(可變)分頻比，fr是晶振輸出的參考頻率，f0是頻率合成器的輸出頻率。

電路設計、噪聲分析及仿真

　　ADF4108主要由一個(gè)低噪聲數字鑒相器(PDF)、一個(gè)精密電荷泵、一個(gè)可編程參考分頻器、可編程A(6bit)及B(13bit)分頻計數器和一個(gè)雙模分頻器(P/P+1)構成。在這里，隨模式控制高、低電平的不同，雙模分頻器采用兩個(gè)不同的分頻模數P+1和P。雙模分頻器的輸出同時(shí)驅動(dòng)兩個(gè)可編程分頻器，他們分別預置在A(yíng)和B(A

　　壓控振蕩器輸出的信號經(jīng)N次分頻后送入鑒相器中作為一路鑒相信號，參考晶振輸出的標準信號經(jīng)參考分頻器R次分頻后送到鑒相器中作為另一路鑒相信號。鑒相器的輸出反映兩路鑒相信號相位誤差特性的電流序列脈沖，經(jīng)電荷泵的作用輸入到低通濾波器中，低通濾波器將電流轉換成VCO的控制電壓，同時(shí)對噪聲及鑒相輸出的紋波等干擾進(jìn)行抑制，鑒相器內部還有一個(gè)可編程延遲單元，用來(lái)控制翻轉脈沖的寬度，這個(gè)翻轉脈沖保證鑒相器的傳遞函數沒(méi)有死區，因此，降低了相位噪聲和參考雜散。VCO輸出與其輸入端控制電壓相應的工作頻率。

ADF4108最大的特點(diǎn)是工作在高頻，設計的鎖相環(huán)路具有寬帶寬，從而在X波段頻合器中省掉了倍頻器，消除了倍頻器帶來(lái)的諧波、雜波及噪聲干擾(倍頻器對系統的噪聲惡化公式為：10logN，其中N為倍頻次數，即每增加一倍頻率就會(huì )帶來(lái)3dB的噪聲)，這樣有利于簡(jiǎn)化系統電路、提高系統性能及降低系統成本。ADF4108能通過(guò)芯片的數字串口接口對A、B、R及P等寄存器進(jìn)行預置和改變，從而可方便地獲得不同的輸出頻率。其功能框圖如圖2所示。

　　噪聲分析

　　對于PLL整個(gè)系統而言，其總相位噪聲也是我們關(guān)心的一個(gè)重要問(wèn)題，它和很多因素有關(guān)。

　　頻率合成器的相位噪聲和10logfPDF有關(guān)，對于每一個(gè)2fPDF頻率而言，其相位噪聲將減小3dB。然而VCO的輸出被分頻，它的相位噪聲符合20logN的規律(其中N為分頻比，N=BP+A)，因此，對每一個(gè)N=2值來(lái)說(shuō)，將增加6dB相位噪聲。例如4fPDF頻率，fVCO除以4得到fOUT的輸出。一方面，在4fPDF的頻率下相位噪聲減少6dB;另一方面，因為fVCO除以4而增加了12dB的相位噪聲，總的結果將增加6dB的相位噪聲。

衡量PLL整個(gè)系統的相位噪聲，可用下面的表達式得到，PHTOTAL= PHSYNTH+20logN+10logfPDF，其中PHTOTAL為PLL整個(gè)系統的相位噪聲， PHSYNTH為PLL芯片自身的相位噪聲，20logN是一個(gè)和分頻比N有關(guān)的相位噪聲的增量，10logfPDF是一個(gè)和鑒相器輸入頻率fPDF有關(guān)的相位噪聲的增量。ADF4108在1Hz時(shí)產(chǎn)生-219dBc/Hz相位噪聲，在這里我們可根據給定的fPDF及PLL的輸出頻率求出PLL整個(gè)系統的相位噪聲PHTOTAL。例如，PLL輸入fVCO頻率為2.2GHz，fPDF為20MHz，則分頻比：N=2200MHz/20MHz=110

　　PHTOTAL=-219+20log110+10log20×106

　　=(-219+41+73)dBc/Hz

　　= -105dBc/Hz

　優(yōu)化設計及仿真

　　為了實(shí)現X波段的微波頻率合成器，設計時(shí)可以選用鎖相環(huán)芯片ADF4108與外部VCO和環(huán)路濾波器來(lái)進(jìn)行設計。由于受到芯片頻帶的限制，通常在芯片基礎上需增加一個(gè)固定分頻器，通常稱(chēng)之為固定前置分頻式單環(huán)頻率合成器，以便降低鎖相環(huán)芯片RFIN的輸入頻率。該方案的具體電路結構原理如圖3所示。

　　本設計將采用另外方法即外加混頻器進(jìn)行下混頻方案，該設計保證了PLL系統中全相參且不引入前置分頻器的電源噪聲，同時(shí)還降低了的RFIN，稱(chēng)之為雙環(huán)混頻式鎖相環(huán)頻率合成器，該方案具體電路結構原理如圖4所示(圖4中R為倍頻次數)。

　ADF4108有一個(gè)簡(jiǎn)單的SPI可兼容串聯(lián)讀寫(xiě)接口，CLK、DATA和LE可控制數據傳輸，當LE(latch enable)為高電平時(shí)，在CLK的每個(gè)上升沿，已鎖入輸入內存的24 位數將被送入合適的緩存器。該系統工作速度是納秒級。這比有幾百微秒的鎖定時(shí)間的典型系統更能滿(mǎn)足要求，從而提高了鎖相環(huán)的鎖定速度。本設計采用CPLD進(jìn)行控制，CPLD芯片中XC95288XL最快工作時(shí)間為10ns，并且具有較多的宏單元，可以快速實(shí)現對ADF4108芯片的串口控制?；祛l器選用成都亞光的HSPK68C，壓控振蕩器選用十三所的HE832K1，輸入采用進(jìn)口的100MHz晶振，其相位噪聲可達-155dBc/Hz/kHz，100MHz的晶振經(jīng)過(guò)二功分后，一路信號給梳譜發(fā)生器倍頻使其產(chǎn)生C波段信號，另外一路送ADF4108作為參考源頻率。該方案的具體電原理圖見(jiàn)圖5。

　使用ADI公司提供的專(zhuān)門(mén)針對4000系列的鎖相環(huán)芯片的仿真軟件ADI SimPLL，可對ADF4108器件進(jìn)行仿真。該軟件本身提供有多種類(lèi)型的環(huán)路濾波器，用戶(hù)可根據需要選擇濾波器，本設計為了不引入有源器件的電源噪聲，選用三階無(wú)源低通濾波器，輸入所選定的VCO特性參數，這樣，軟件可自動(dòng)計算出環(huán)路的各個(gè)參數以及相位噪聲、鎖定時(shí)間等。圖6 是最終的仿真波形，由圖6 可見(jiàn)該方案設計的X波段頻率合成器在10GHz的輸出頻率上相位噪聲只有-105dBc/Hz/kHz，且入鎖時(shí)間只有2.5ms。

　　結語(yǔ)

　　由ADF4108芯片構成的X波段頻率合成器具有電路簡(jiǎn)單、功耗低、工作帶寬大、相位噪聲低及控制靈活等優(yōu)點(diǎn)，搭配不同的外圍電路就可形成不同頻段的頻率合成器，在無(wú)線(xiàn)通信、電子偵查和雷達等系統中具有明顯的優(yōu)勢。