低電壓、恒定增益、Rail-to-RailCMOS運算放大器設計

本文設計了一種低電壓、恒定增益、Rail-to-Rail的CMOS運算放大器,整個(gè)電路采用標準的0.6um CMOS工藝參數進(jìn)行設計,并經(jīng)過(guò)HSPICE工具仿真,在3V的單電源工作電壓情況下,靜態(tài)功耗約為9.1mW,當電路同時(shí)驅動(dòng)20pF電容和500Ω電阻的負載時(shí),電路的直流增益達到62dB,單位增益帶寬達到18MHz,相位裕度為50o。

關(guān)鍵詞：模擬集成電路;CMOS;運算放大器

引言

隨著(zhù)信息技術(shù)和微電子制作工藝技術(shù)的高速發(fā)展,器件的特征尺寸越來(lái)越小,由此構成的集成電路的電源電壓也越來(lái)越低。1997年,半導體工業(yè)協(xié)會(huì )曾對未來(lái)十年CMOS電路的電源電壓發(fā)展趨勢作了預測,如圖1所示。預計未來(lái)十年集成電路的電源電壓將降至1.5V,甚至更低。

形成這種發(fā)展趨勢的原因很多。其中主要有以下三方面原因：1、隨著(zhù)集成制作工藝的發(fā)展,器件的特征尺寸將逐漸減小,相同工作電壓下小尺寸器件所承受的電場(chǎng)將逐漸增高,器件工作的安全性要求迫使工作電壓必須相應降低,而電路集成規?；蚣擅芏戎鸩皆龃蟮氖聦?shí),導致大功耗、大發(fā)熱量的芯片出現,同樣要求采用降低電源電壓來(lái)降低功耗。2、便攜式電子裝置的迅速發(fā)展及其呈現出的廣闊市場(chǎng),可植入人體的微功耗醫療電子部件的廣泛應用等市場(chǎng)需求是對低電壓電路的有力牽引。3、全球興起的綠色環(huán)?！湍芎囊笠嗍前l(fā)展低電壓電路的重要動(dòng)力。

雖然數字化處理技術(shù)已經(jīng)廣泛應用于電子設備中,然而電子設備的原始信號均來(lái)自現實(shí)世界,如電磁記錄、揚聲器、麥克風(fēng)、CCD、LCD、無(wú)線(xiàn)調制器和解調器等,它們所產(chǎn)生的信號都為模擬信號,這些信號實(shí)現數字處理前必然要先經(jīng)過(guò)模擬信號處理（比如放大、A/D轉換等）,同時(shí)數字化處理后的信號作用于現實(shí)世界時(shí)仍需還原為模擬信號（比如D/A轉換、功率放大等）。因而即使在數字技術(shù)十分成熟的今天,模擬信號處理技術(shù)仍是無(wú)法回避,不能忽視的。而從集成技術(shù)的角度來(lái)看,單片數字系統集成制作的困難已成為過(guò)去,集成能力的進(jìn)一步提高,提出了完整的電子系統集成,即包含數、?；旌闲盘柼幚淼钠舷到y（SoC）的要求。CMOS已是當今高密度集成的主流工藝,因此,低電壓CMOS模擬電路的設計研究已成為完整意義上的SoC的關(guān)鍵技術(shù)。

運算放大器是模擬集成電路中的一個(gè)重要模塊,隨著(zhù)電源電壓的降低,傳統的運算放大器結構已經(jīng)不能滿(mǎn)足設計指標的要求,近十年來(lái),各種新結構的低電壓運算放大器已經(jīng)大量涌現出來(lái)。

本文設計了一種低電壓、恒定增益、Rail-to-Rail的CMOS運算放大器結構,這種結構具有以下特點(diǎn)：1)具有Rail-to-Rail的輸入和輸出;2)在整個(gè)共模輸入范圍內具有恒定的增益; 3)具有驅動(dòng)低阻抗的能力; 4）具有較大的增益帶寬乘積等等。

運算放大器的輸入級

低電壓Rail-to-Rail運算放大器的設計難點(diǎn)集中在輸入級部分,因為輸出級可以采用簡(jiǎn)單的AB類(lèi)輸出級來(lái)完成。

為了得到Rail-to-Rail的共模輸入電壓范圍,可以采用互補輸入級的結構,如圖2所示。NMOS輸入對在高的共模輸入電壓范圍內導通,即

Vin,cm>Vss+Vgs,n+Vds,n (1)

而PMOS輸入對在低的共模輸入電壓范圍內導通,即

Vin,cm>Vdd-Vgs,p-Vds,p (2)

從（1）（2）式中可以明顯的看出,當共模輸入電壓范圍處于中間值時(shí),NMOS和PMOS輸入對將同時(shí)導通,這也就意味著(zhù)這個(gè)區間的輸入級電流將增大一倍,根據下式:

其中K=μpCox(W/L)p=μnCox(W/L)n

所以互補輸入級的跨導也將增大一倍,進(jìn)而導致運算放大器的增益在整個(gè)共模輸入電壓范圍內不是恒定的,如圖3曲線(xiàn)1所示。

本文設計了一種具有恒定跨導的互補輸入級結構,該結構思路簡(jiǎn)單并且有效地解決了上述互補輸入級跨導變化的問(wèn)題,如圖4所示。

從上面的分析得知,為了使圖2所示的輸入級結構在整個(gè)共模電壓范圍內保持跨導一致,那么對應于高和低的共模輸入電壓范圍內的跨導就必須增大一倍,又根據式(3),電流IDSQ與Gm呈平方根的關(guān)系,所以相應的尾電流就必須再增加三倍,圖4結構正是基于這個(gè)原理之上的。

M1、M2和M3、M4分別組成PMOS、NMOS輸入對,Iref1=Iref2=Iref提供相同的尾電流,M7、M8和M9、M10分別組成兩個(gè)1：3的電流鏡,M11、M12是兩個(gè)電流開(kāi)關(guān)管,偏置電壓Vb1=Vb2=1.3V。因此,在共模輸入電壓從Vss到Vss+1.2V時(shí),PMOS對M1、M2導通（M3、M4截止）,同時(shí)M12導通（M11截止）,Iref2通過(guò)M12到達1：3的電流鏡M7、M8,M8的電流加上Iref1的尾電流,正好使電流增大到四倍,也即跨導增大到兩倍;在共模輸入電壓從Vdd-1.2V到Vdd時(shí),M3、M4導通（M1、M2截止）,Iref1通過(guò)M11到達1：3的電流鏡M9、M10,M10的電流加上Iref2的尾電流,也正好使電流增大到四倍,即跨導也增大到兩倍;在共模輸入電壓從Vss+1.4V到Vdd-1.4V時(shí),PMOS對和NMOS對同時(shí)導通,而電流開(kāi)關(guān)管M11、M12截止,每個(gè)輸入對的電流都等于Iref。

圖3曲線(xiàn)2所示為上述互補輸入級結構中共模電壓與跨導的關(guān)系,從圖中可以看出跨導在整個(gè)共模輸入電壓范圍內基本保持不變,只是在兩個(gè)過(guò)渡區有大約15%的浮動(dòng),這是由于NMOS管和PMOS管不完全匹配造成的。

運算放大器電路整體結構與仿真結果

運算放大器電路整體結構如圖5所示,它由上面討論過(guò)的輸入級、中間的求和電路以及輸出驅動(dòng)器組成,其中輸出驅動(dòng)器由一個(gè)交叉級和一個(gè)輸出級組成。 整個(gè)電路采用標準的0.6um CMOS工藝參數進(jìn)行設計,并經(jīng)過(guò)HSPICE工具仿真,得到如圖6、圖7所示的頻率響應曲線(xiàn)。

整個(gè)電路在3V的單電源下工作,靜態(tài)功耗約為9.1mW,。當電路同時(shí)驅動(dòng)20pF電容和500Ω電阻的負載時(shí),電路的直流增益達到62dB,單位增益帶寬達到18MHz,相位裕度為50o。

結語(yǔ)

本文設計了一種低電壓、恒定增益、Rail-to-Rail的CMOS運算放大器,輸入級采用互補差分輸入級結構,通過(guò)電流開(kāi)關(guān)控制原理使放大器在整個(gè)共模輸入電壓范圍內保持恒定的增益,輸出級采用帶有彌勒補償的互補共源輸出結構,得到Rail-to-Rail的對稱(chēng)輸出擺幅。電路基于0.6um標準的CMOS工藝參數進(jìn)行設計,并經(jīng)過(guò)HSPICE工具仿真,得到了很好的性能。