<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 超高速CMOS動(dòng)態(tài)負載分頻器設計及研究

超高速CMOS動(dòng)態(tài)負載分頻器設計及研究

作者: 時(shí)間:2011-03-19 來(lái)源:網(wǎng)絡(luò ) 收藏

在比較反轉觸發(fā)器(TFF)的各種結構的基礎上,給出了一種單時(shí)鐘信號控制實(shí)現超高速分頻的電路結構,以及具體設計過(guò)程。分頻器使用動(dòng)態(tài)負載,輸出兩路互補信號。采用SMIC 0.18um 1P6M CMOS工藝,在電源電壓為1.8 V的情況下,仿真實(shí)現了工作速度10 GHz(可工作頻率范圍為1~13.5 GHz)、功耗僅為3.1 mW的二分頻器,可用于超高速鎖相環(huán)、時(shí)鐘數據恢復設計中。

0. 引言

分頻電路在頻率合成、光纖通信、無(wú)線(xiàn)通信等系統中有著(zhù)廣泛應用。在高速通訊系統中, 當數據傳輸速率達到或超過(guò)10GB/s時(shí),傳統的實(shí)現方法是采用雙極性硅、GaAs、InP等工藝 實(shí)現[2],但由于其較高的電壓和電流,其功耗也相對較大。隨著(zhù)CMOS工藝向深亞微米發(fā)展, 其低功耗、高集成度、低價(jià)位、高性能的優(yōu)勢使CMOS工藝日益成為業(yè)界主流工藝,提高CMOS 工藝分頻器的工作速度,成為設計的一個(gè)熱點(diǎn)[3]。高速分頻電路一般有三種電路結構:基于 TFF(Toggle Flip-Flip) 的分頻器,注入鎖定分頻器和再生分頻器。注入鎖定分頻器輸出時(shí) 鐘穩定,用于對輸出時(shí)鐘要求較高的場(chǎng)合,利用注入鎖定分頻系統可以實(shí)線(xiàn)非常高速的分頻 設計[4],但這種分頻器一般鎖定范圍很窄,且結構復雜,功耗偏大;再生分頻器在高頻時(shí)具 有更高的鎖定范圍,但需要使用很多無(wú)源器件,占用芯片面積很大,且不利于電路匹配。

基于TFF的CMOS分頻電路主要有以下幾種:源極耦合邏輯(SCFL)電路,通常,超高速 分頻器采用SCFL邏輯實(shí)現的居多[5],這種結構邏輯可以工作在輸入信號擺幅比較低的情況 下,因此電路速度較快,但這種結構層次較多,不適合低電源電壓下的超高速分頻器設計; 針對SCFL在低電源電壓下存在的問(wèn)題,文獻[5]提出了偽差分邏輯電路,這樣低電源電壓下 電壓分配的問(wèn)題得到了緩解,但是需要完全互補的時(shí)鐘信號來(lái)確保鎖存器的正常工作,在高 速通信中,電路的測試條件很難滿(mǎn)足;文獻[6]根據負載電阻是鎖存器速度的一個(gè)關(guān)鍵因素 提出了差動(dòng)動(dòng)態(tài)負載邏輯電路結構,電源電壓1.8V時(shí),采用標準0.25μm CMOS工藝,最高工 作頻率超過(guò)16GHz,功耗約為3mW,由此看出,動(dòng)態(tài)負載確實(shí)可以提高電路速度,輸出信號幅 度也足夠大,但是差分時(shí)鐘信號的相同直流偏置不易選擇,有文獻提出采用不同的直流偏置,但都會(huì )引入其它的問(wèn)題;文獻[7]提出了單時(shí)鐘信號控制的動(dòng)態(tài)鎖存邏輯結構,有效解決了 直流偏置問(wèn)題,本文采取此結構實(shí)現了超高速分頻,并且給出了具體分析設計過(guò)程。

1. 分頻電路原理與設計

基于TFF的分頻器一般使用電流模式邏輯(CML),可獲得很大的工作頻率范圍,且通常由 兩個(gè)相同的互相耦合的鎖存器構成,圖1給出了分頻器的結構,由兩個(gè)CML D鎖存器組成。鎖 存器2的輸出反饋至鎖存器1的輸入,當時(shí)鐘為低電平時(shí),鎖存器1工作在采樣模式,鎖存器2 工作在鎖存模式;時(shí)鐘為高時(shí),鎖存器1工作在鎖存模式,鎖存器2工作在采樣模式。因此, D觸發(fā)器輸出數據變化發(fā)生在時(shí)鐘變化邊沿,且每?jì)蓚€(gè)時(shí)鐘周期,數據只發(fā)生一次跳變,從 而實(shí)現了二分頻。

圖2為動(dòng)態(tài)CML D鎖存器電路結構,采樣部分由Mn0、Mn1、Mn2組成,Mn3、Mn4組成 的正反饋鎖存邏輯電平。電路具有以下特點(diǎn):

采用PMOS 作為動(dòng)態(tài)負載,可實(shí)現不同負載的有效控制,在DFF 的采樣狀態(tài),PMOS 負載 晶體管工作在線(xiàn)性區,其打開(kāi)電阻非常小,較小的RC 時(shí)間常數使得NMOS 對(Mn1,Mn2)能夠 以較快的速度感應D / D 輸入數據的變化,正反饋連接的NMOS 對(Mn3,Mn4)進(jìn)一步加速狀態(tài) 的轉換;維持狀態(tài),PMOS 負載晶體管關(guān)斷,產(chǎn)生較大的RC 延時(shí),正反饋連接的NMOS 對 (Mn3,Mn4)保持DFF 的輸出數據。

電路由單時(shí)鐘控制,時(shí)鐘分別加在PMOS 管的柵極和NMOS 管的源極,通過(guò)使用共柵極組 態(tài),輸入時(shí)鐘信號CK 的直流偏置可以同時(shí)對PMOS 負載和NMOS 開(kāi)關(guān)進(jìn)行優(yōu)化。這個(gè)技術(shù)能 使鎖存器工作在更高的頻率上。同時(shí)共柵連接的NMOS(Mn0)允許其穩定的工作在較低的電源 電壓下[6],適當調節,可達到零閾值電壓。

開(kāi)關(guān)管MN0 的導通和關(guān)斷是鎖存器工作在采樣和保持模式的條件,因此要使鎖存器正常 工作,MN0 不能始終導通。這樣,比之于一直導通的電流源,該鎖存器的功耗明顯降低。

2.設計過(guò)程

2.1 D 鎖存器延時(shí)分析

2.2 D 鎖存器具體設計步驟

首先,根據所要求的參數,如速度、擺幅、電壓、電流、負載等等確定電路具體結構, 本文中根據速度和功耗的要求,以及前面對各結構的分析,采用動(dòng)態(tài)負載結構。

其次,根據所采用的工藝,提取所需要的晶體管基本參數,根據(2)、(3)式,當輸 入信號速度達到10GB/s,結合需要達到的參數要求,選擇合適的便置電流Is。

第三,進(jìn)行靜態(tài)工作點(diǎn)分析,CK 輸入為低電平時(shí),MN0 導通,同時(shí)MP1、MP2 工作 在線(xiàn)性區;而CK 為高時(shí),Mn0 關(guān)斷,Mp1 和Mp2 工作在截止區;可得到:

由式(6)、(7)可確定CK 的直流工作范圍,而式(4)、(5)可確定偏置電壓的大小范圍。 第四,根據以上計算的靜態(tài)電流和電壓偏置等數值,結合提取的工藝參數,估算各晶 體管的寬長(cháng)比。

第五,在靜態(tài)工作點(diǎn)正確的情況下,將鎖存器接成分頻器結構,并進(jìn)行瞬態(tài)分析,使 分頻器自由振蕩,測算分頻器自由振蕩時(shí)的輸出頻率,如果要求分頻器正常工作時(shí)輸入的時(shí) 鐘頻率為f,則認為分頻器自由振蕩的輸出頻率為f/2 最佳。

靜態(tài)工作點(diǎn)需要根據系統的實(shí)際情況,通過(guò)仿真進(jìn)行調整,而重復以上第二到第五步 驟的過(guò)程。此外,鎖存器中決定其工作速度的因素有:Q 、Q 兩節點(diǎn)的電容,輸出電壓擺幅 和充、放電電流。為提高電路速度,電路設過(guò)程中要盡量減小Q 、Q 兩節點(diǎn)的電容,增大充、 放電電流,而對輸出電壓擺幅的要求要從兩方面考慮,輸出電壓擺幅過(guò)大,充、放電過(guò)程持續時(shí)間會(huì )增加,輸出電壓擺幅過(guò)小,則無(wú)法驅動(dòng)后續電路。因此,要合理設計輸出電壓擺幅。

3 仿真結果

本文采用SMIC 0.18um 1P6M CMOS 工藝,使用Cadence 公司的Spectre 仿真器,對電 路進(jìn)行了各種情況仿真。本文對分頻電路在室溫下對不同的工藝角進(jìn)行了仿真,仿真結果顯 示,在Typical NMOS 和Typical PMOS 下,分頻器最高可以工作在13.5GHz,在快NMOS 和快PMOS 下,分頻器可以達到14GHz 以上頻率。10GHz 時(shí)鐘下的輸入輸出信號波形如圖 4 所示,其中,Vin1為輸入時(shí)鐘信號,OUT 為輸出信號。調試參數為:VCLK-=0V,VCLK+=1.5V, T=100ps, Vbias=1.2V. Wmp1、Wmp2=5.5u,Wmn1、Wmn2=4.4u,Wmn3、Wmn4=2.2u,Wmn0=16u, L=0.18u。

圖4 波形中可以看出,信號在兩級鎖存器間傳遞時(shí),由于信號的突變,而引起毛刺,在 信號輸出端加上緩沖電路,可以淹沒(méi)這種影響,其波形輸出如圖5 所示,由圖可知分頻器很 好實(shí)現了兩路正交輸出信號,正確實(shí)現了二分頻,輸出擺幅也滿(mǎn)足設計要求。

表1 給出本文中電路功耗和文獻[3-6]所用電路功耗??梢钥闯?,本文電路設計功耗相對 較低。

4 結論

本文采用SMIC 0.18um 1P6M CMOS 工藝,單時(shí)鐘信號控制的動(dòng)態(tài)鎖存邏輯結構,在 電源電壓為1.8 V 的情況下,仿真實(shí)現了一個(gè)10 GHz(可工作頻率范圍為1~13.5 GHz)、功 耗僅為3.1 mW 的分頻器。該電路結構簡(jiǎn)單、功耗低,可用于光纖通訊、雷達、測量等系統 中,具有較廣泛的應用前景。

本文作者創(chuàng )新點(diǎn):文章詳細介紹了二分頻電路的設計過(guò)程和分析方法,采用SMIC 0.18um 1P6M CMOS 工藝,仿真實(shí)現了頻帶寬、功耗低的超高速二分頻電路,可廣泛用于超高頻率 條件下鎖相環(huán)、時(shí)鐘數據恢復電路。



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>