用智能解決方案為處理器供電

為滿(mǎn)足3G-LTE基站的要求，DSP處理器的處理能力和吞吐量都在提高。這些多核處理器很多都具備GHz級速度，并使用加速器來(lái)提高吞吐量。盡管這些新特性通過(guò)支持更多的信道提高了基站的密度，但也給設計人員設計出功率更高、魯棒性更好的電源增加了難度。質(zhì)量不好的電源可造成電壓下降或電流不夠，從而導致隨機邏輯故障。設計良好的DSP電源可為負載瞬變提供足夠的電流，能夠處理浪涌電流，并準確執行啟動(dòng)電源序列。

隨著(zhù)移動(dòng)電話(huà)普遍從單純的溝通媒介向網(wǎng)絡(luò )訪(fǎng)問(wèn)和電子郵件功能轉變，滿(mǎn)足客戶(hù)對無(wú)線(xiàn)數據服務(wù)的需求，已成為無(wú)線(xiàn)運營(yíng)商面臨的一個(gè)新挑戰。過(guò)去，有線(xiàn)連接可以通過(guò)增加更多電纜來(lái)提高帶寬。不幸的是，對無(wú)線(xiàn)運營(yíng)商而言，提高數據速度和容量的方法要求他們創(chuàng )造出新的技術(shù)和標準。這樣，從最初的FM無(wú)線(xiàn)蜂窩技術(shù)(1G)轉變到CDMA GSM(2G)，然后又轉變到CDMA2000(3G)。為滿(mǎn)足全新的LTE/WiMAX(4G)標準的要求，用以處理更高吞吐量的DSP處理器的處理復雜度顯著(zhù)增加。

為復雜DSP處理器設計良好的電源，其重要性不應被忽視。良好的電源應能應對動(dòng)態(tài)負載切換狀況，并仍能控制高速處理器設計中的噪聲和串擾。DSP處理器中的動(dòng)態(tài)瞬變是由很高的開(kāi)關(guān)頻率和進(jìn)出低功率模式過(guò)程所造成的。這些快速瞬變可能會(huì )造成很大的電壓陡降(取決于電源設計的帶寬和布局)。此外，電源還應能夠處理總線(xiàn)沖突和去耦電容器充電導致的大浪涌電流。如果電源沒(méi)有管理較大電流的能力，輸出電壓便會(huì )下降到低于處理器所能容忍的最低電壓。

當選擇DSP電源時(shí)，選擇穩壓器類(lèi)型是設計人員首先要做的決策之一。有兩種穩壓器類(lèi)型，即線(xiàn)性穩壓器和開(kāi)關(guān)穩壓器。線(xiàn)性穩壓器易于使用，因為它們的拓撲簡(jiǎn)單，由一個(gè)導通元件與一個(gè)錯誤放大器組合而成。眾所周知，線(xiàn)性穩壓器的輸出噪音較低，瞬態(tài)性能也較好，這是因為環(huán)路帶寬通常較高。線(xiàn)性穩壓器的主要缺點(diǎn)是在高負載下及輸入輸出電壓差距較大時(shí)，效率較低。功率損耗的計算公式如下：

通常，輸入電壓為5V或3.3V，輸出電壓會(huì )降到1.0~1.2V。兩者的差距在經(jīng)過(guò)5A或更高的負載放大后，可導致超出線(xiàn)性穩壓器設備能夠接受的功率損耗。因此，給處理器供電的普遍選擇是開(kāi)關(guān)穩壓器。開(kāi)關(guān)穩壓器采用一個(gè)電感器和一個(gè)電容器，在輸入輸出之間實(shí)現能量的存儲和傳輸。由于導通元件并不是始終導通并向輸出端傳輸能量，所以與線(xiàn)性穩壓器相比，開(kāi)關(guān)穩壓器的能效更高。開(kāi)關(guān)穩壓器可提供脈沖頻率調制(PFM)和脈沖寬度調制(PWM)兩種類(lèi)型。PFM開(kāi)關(guān)穩壓器的輕負載能效較高，這對DSP處理器進(jìn)出低功耗模式而言非常重要。該技術(shù)的缺點(diǎn)在于噪音一般比PWM穩壓器大，因為每個(gè)周期開(kāi)始都會(huì )有大量電流涌向輸出。通過(guò)在輸出端添加電容可降低這種噪聲。PWM穩壓器工作在固定頻率下，通過(guò)不斷改變脈沖寬度來(lái)保持正確的輸出電壓。一般情況下，PWM穩壓器的噪音更低，工作在更高頻率下可采用更小的元件。但是，它們在輕負載下的能效較低，這會(huì )使處理器在低功率模式下出現問(wèn)題。

對于每一個(gè)DSP處理器數據規格來(lái)說(shuō)，電源電壓的容差都是非常重要的一項指標。為處理器供電的電源絕對不能超出容差范圍。為滿(mǎn)足這一規定，電源必須能應對諸多挑戰，因此必須謹慎規劃方能找到合適的電源。電源的輸出電壓精度可在很大程度上影響容差。例如，典型的 DSP 處理器需要1.2V的內核電壓和1.8V的輸入/輸出電壓，容差均為5%。如果電源的過(guò)熱輸出精度為2%，那么設計人員將只有3%的容差余地來(lái)滿(mǎn)足其他方面的要求。幸運的是，電源的輸入電壓相對穩定，并且通過(guò)對去耦電容器進(jìn)行精心布局，設計人員無(wú)須擔心線(xiàn)性調整方面的規范。但是，設計人員必須對負載調整規范多加注意，因為DSP處理器將面臨多個(gè)負載以及進(jìn)出多個(gè)低功率模式的情況。一般的負載調整規范可能有0.2~0.5%的變動(dòng)，這進(jìn)一步影響了電源的總容差。最后，負載變化將不僅影響到調整，還會(huì )因其快速動(dòng)態(tài)特性造成電源出現較大的快速負載瞬變。電源的響應必須快速而有力度，才能在這些動(dòng)態(tài)瞬變中保持輸出電壓的穩定。大型輸出電容器將有助于緩解電壓下降，但大部分電能都將來(lái)自電源的環(huán)路帶寬和增益。電源的環(huán)路帶寬決定電源應對負載變化的響應速度，而增益則可顯示反應的強度。

圖1：DSP處理器的電源容差。

圖1顯示了在5%的容差下，負載調整和精度已經(jīng)占用了2.2%的容差，電源僅有33mV余量應對處理器可能遇到的任何瞬變。在選擇 DSP電源時(shí)，設計人員需謹慎處理這些規范和電源的負載瞬變行為。

圖2：開(kāi)關(guān)穩壓器的布局因素。

電源設計的良好布局的優(yōu)勢經(jīng)常會(huì )被設計人員所忽視。正確放置去耦電容器，特別是對開(kāi)關(guān)穩壓器而言，有助于最大限度地降低噪聲和串擾。將開(kāi)關(guān)穩壓器的輸入電容器放在靠近輸入引腳的位置，可大大降低輸入電源偏差。這反過(guò)來(lái)又可最大程度地降低線(xiàn)性瞬變的影響，并將輸出偏差降低0.2~0.5%。鑒于大多數DSP的容差均為5%，因此這是一個(gè)相當可觀(guān)的數字。去耦電容器和電感器應放在器件附近，以保持較小的電流環(huán)路。開(kāi)關(guān)穩壓器的開(kāi)關(guān)節點(diǎn)是一個(gè)高頻節點(diǎn)，電壓從近似接地電壓切換到VIN。不適當的布局可能導致開(kāi)關(guān)節點(diǎn)與系統中的其他信號相互干擾。圖2顯示了一個(gè)合適的開(kāi)關(guān)穩壓器布局，其電流環(huán)路較小且靠近穩壓器。紅色連線(xiàn)表示大功率和切換連接。這些連接必須在物理上靠近器件以保持環(huán)路最小。藍色連線(xiàn)表示噪聲敏感的連接，應從開(kāi)關(guān)節點(diǎn)處引出。外部元件CIN和COUT應放在離器件最近的位置。

圖3：MIC22950結構圖。

MIC22950是提高DSP處理器內核電壓的理想解決方案。大多數DSP制造商都認為，提供至少兩倍于計算出的最大內核電流消耗的電流，是一種好的實(shí)踐方法。而MIC22950具備10A的輸出電流能力，能避免電流不夠的情況發(fā)生。圖3是MIC22950的結構框圖。MIC22950的一個(gè)關(guān)鍵特性是斜坡控制(RC),可用來(lái)解決浪涌電流問(wèn)題。電容器電流的計算公式如下：

其中,C為電容，ΔV為流過(guò)電容器的電壓，ΔT為時(shí)間。通過(guò)控制輸入電壓的時(shí)間斜坡，浪涌電流可得到控制。通過(guò)結合使用RC引腳和電源開(kāi)啟重置(POR)引腳，MIC22950可解決DSP處理器的電源序列問(wèn)題。電源根據DSP數據表中的順序進(jìn)行開(kāi)啟和關(guān)閉。通過(guò)結合使用RC引腳和POR引腳，設計人員可執行窗口式、延遲式和比例式電源序列。

MIC22950的輸出電壓精度為2%，能滿(mǎn)足DSP處理器的嚴格容差要求。針對處理器快速切換速度造成的任何負載舜變，0.2%的負載調整能力可提供大于2.8%的容差。圖4是MIC22950從1A到10A的負載瞬變響應。通常，DSP處理器不會(huì )出現如此大的負載瞬變，但即使在這種情況下，MIC22950的電壓變化在輸出電壓為1.8V時(shí)也未超過(guò)50mV，變化幅度小于2.8%。

圖4：MIC22950的線(xiàn)性瞬變響應。

MIC22950還是采用全新SuperThermal FET技術(shù)的產(chǎn)品系列的新成員。MIC22400、MIC22600和MIC22700已經(jīng)面市，它們分別能提供4A、6A和7A的輸出電流。通過(guò)將SuperThermal技術(shù)運用到MIC22950中，Micrel實(shí)現了一款業(yè)界功率密度最高的產(chǎn)品。功率密度由輸出功率與封裝尺寸的比值計算得出。由于基站的板上空間并非無(wú)限，所以設計人員不能無(wú)限制地提高電源尺寸。這促使設計人員選擇功率密度最高的器件，以確保在不占用多余的寶貴板上空間的情況下獲得足夠的電能。MIC22950的功率密度為0.4A/mm2，而業(yè)界大多數同類(lèi)產(chǎn)品都在 0.23A/mm2以下。

MIC23153是DSP I/O電壓供電的理想解決方案。它具備2A的電流容量和全新的HyperLight Load(HLL)架構，在輕重負載下均可提供高效的電能。對于輕負載應用，HLL架構使用存儲在輸出電容內部的電池來(lái)提供輸出電壓。鑒于負載電流較低，輸出電壓將能維持較長(cháng)時(shí)間而不會(huì )下降。在關(guān)閉狀態(tài)下，MIC23153將禁用電流環(huán)路中除錯誤比較器和能帶隙以外的所有器件，從而節省更多電能。一旦輸出電壓降至能帶隙電壓以下，HLL架構便會(huì )發(fā)出信號，啟用高壓側的晶體管。已獲專(zhuān)利的Micrel架構采用僅在必要時(shí)打開(kāi)輸出的方式，利用PFM確保輕負載狀態(tài)下的高效工作。對于重負載情況，MIC23153則以固定頻率的PWM模式工作，兼具PFM和PWM 穩壓器的雙重優(yōu)勢。

MIC23153的另一個(gè)優(yōu)勢是具備“電源正常(PG)”功能。連接到輸出電壓后，PG引腳將在輸出電壓高于設定電壓的92%時(shí)設置為“高”。該引腳可與電壓.和MIC22950一同使用，協(xié)助實(shí)現DSP處理器所需的電源序列。

隨著(zhù)無(wú)線(xiàn)市場(chǎng)的發(fā)展，無(wú)線(xiàn)標準、無(wú)線(xiàn)技術(shù)以及電源行業(yè)也必須適應跟上永遠變化的市場(chǎng)步伐。DSP處理器的集成和處理速度變得越來(lái)越快，這也為其電源設計帶來(lái)了更多壓力。了解相關(guān)規范和謹慎布局的重要性后，設計人員便可設計出魯棒的大功率電源。