實(shí)際運算電路的誤差分析

一、AVD、Rid對運算電路的影響

前面討論的基本運算電路中，將集成運放看成理想的，而實(shí)際的集成運放并非如此。因此，實(shí)際工作情況與理想化分析所得的結論之間必然存在誤差，即產(chǎn)生了運算誤差。

集成運放的Avd和Rid為有限值時(shí)，對運算電路將引起誤差，現以圖1所示的運算放大電路為例來(lái)討論，用圖2電路來(lái)等效，

由此可列出如下方程

運算放大電路總的輸出電壓為

理想情況下， ，由此求得相對誤差

式中 為電壓反饋系數。通常 ， ，

因此上式簡(jiǎn)化為 　

三、輸入失調電壓、電流的影響

輸入失調電壓VIO、輸入失調電流IIO不為零時(shí)，運算電路的輸出電壓將產(chǎn)生誤差。根據VIO和IIO的定義，將運放用圖1來(lái)等效，其中小三角符號內代表理想運放。

圖 1

圖 2

利用戴維南定理和諾頓定理可將兩輸入端化簡(jiǎn)，如圖2所示，則

因為 ，有，則由上兩式求出

由于電路中兩輸入端均接地，在VIO、IIB和IIO作用下，產(chǎn)生的輸出電壓VO即是絕對誤差。

若R2=R1//Rf，由IIB引起的誤差可以消除，輸出電壓變?yōu)?/P>

由上式可見(jiàn)，和R2越大，VIO和IIO引起的輸出誤差電壓也越大。

當用作積分運算時(shí)，因電容C代替Rf，輸出誤差電壓為

則

由上式可見(jiàn)，積分時(shí)間常數t=R1C越小或積分時(shí)間越長(cháng)，誤差越大。減小誤差的辦法是選用失調及溫漂小的高精度、超高精度運放，或將時(shí)間常數適應選大些。也可以在輸入級加調零電位器或在輸入端加一補償電壓或補償電流，以抵消VIO和IIO的影響，使vO(t)為零。