上拉電阻的原理

上拉電阻在什么情況下使用:

2、OC門(mén)電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅動(dòng)能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線(xiàn)的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長(cháng)線(xiàn)傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則包括:
1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動(dòng)電流考慮應當足夠??；電阻小，電流大。
3、對于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。
綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對下拉電阻也有類(lèi)似道理

對上拉電阻和下拉電阻的選擇應結合開(kāi)關(guān)管特性和下級電路的輸入特性進(jìn)行設定，主要需要考慮以下幾個(gè)因素：
1． 驅動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅動(dòng)能力越強，但功耗越大，設計是應注意兩者之間的均衡。
2． 下級電路的驅動(dòng)需求。同樣以上拉電阻為例，當輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3． 高低電平的設定。不同電路的高低電平的門(mén)檻電平會(huì )有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時(shí)，開(kāi)關(guān)管導通，上拉電阻和開(kāi)關(guān)管導通電阻分壓值應確保在零電平門(mén)檻之下。
4． 頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級之間的電容和下級電路之間的輸入電容會(huì )形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。