TTL或非門(mén)、集電極開(kāi)路門(mén)和三態(tài)門(mén)電路

TTL或非門(mén)、集電極開(kāi)路門(mén)和三態(tài)門(mén)電路

1.TTL或非門(mén)

　　下圖為T(mén)TL或非門(mén)的邏輯電路及其代表符號。

　　由圖可見(jiàn) ，或非邏輯功能是對TTL與非門(mén)的結構改進(jìn)而來(lái)，即用兩個(gè) 三極管T_2A和T_2B代替T₂。
　　若兩輸入端為低電平，則T_2A和T_2B均將截止 ，i_B3＝0，輸出為高電平。
　　若A、B兩輸入端中有一個(gè)為高電平 ，則T_2A或T_2B將飽和 ，導致i_B3＞0，i_B3便使T₃飽和 ，輸出為低電平。這就實(shí)現了或非功能。即。

2.集電極開(kāi)路門(mén)

　　在工程實(shí)踐中將兩個(gè)門(mén)的輸出端并聯(lián)以實(shí)現與邏輯的功能稱(chēng)為線(xiàn)與。
　　考察下圖所示的情況。當將圖中所示的兩個(gè)邏輯門(mén)的輸出連接在一起，并且當第一個(gè)門(mén)的輸出為高電平（第一個(gè)門(mén)的T₄導通），第二個(gè)門(mén)的輸出為低電平（第二個(gè)門(mén)的T₃導通）時(shí)，正如圖中紅線(xiàn)所示將出現一個(gè)大電流通道，很可能導致晶體管的損壞。

　　為了避免線(xiàn)與時(shí)的產(chǎn)生大電流，可以采用集電極開(kāi)路門(mén)（簡(jiǎn)稱(chēng)OC門(mén)）來(lái)解決 。所謂集電極開(kāi)路是指從TTL與非門(mén)電路的推挽式輸出級中刪去電壓跟隨器，如下圖所示：

　　對于一個(gè)兩輸入端的OC門(mén)，其在電路中的符號可用下圖來(lái)表示：

　　為了實(shí)現線(xiàn)與的邏輯功能，可將多個(gè)門(mén)電路輸出管T₃的集電極至電源V_CC之間，加一公共的上拉電阻R_P，如下圖所示。為了簡(jiǎn)明起見(jiàn)，圖中以?xún)蓚€(gè)OC門(mén)并聯(lián)為例，其中圖標“”表示集電極開(kāi)路之意。

　　上拉電阻R_p的值可以這樣來(lái)計算，主要考慮OC門(mén)必須驅動(dòng)一定的拉電流或灌電流負載。有關(guān)這兩類(lèi)負載的概念前已討論，這里仍然適用 ，所不同的是驅動(dòng)門(mén)是由多個(gè)TTL門(mén)的輸出端直接并聯(lián)而成。當OC門(mén)中的一個(gè)TTL門(mén)的輸出為低電平 ，其他為高電平時(shí)，灌電流將由一個(gè)輸出BJT（如T₁或T₂）承擔 ，這是一種極限情況，此時(shí)上拉電阻R_P具有限制電流的作用。為保證I_OL不超過(guò)額定值I_OL(max)，必須合理選用R_P的值。例如V_CC＝5V，R_P＝1kΩ，則I_OL＝5mA。
　　另一方面，由于門(mén)電路的輸出、輸入電容和接線(xiàn)電容的存在，R_P的大小必將影響OC門(mén)的開(kāi)關(guān)速度。R_P的值愈大，負載電容的充電時(shí)間常數亦愈大，因而開(kāi)關(guān)速度愈慢。R_P的最小值R_P(min)可按下式來(lái)確定
：

R_P的最大值R_P(max)可按下式來(lái)確定：

　　實(shí)際上，R_P的值選在R_P(min)和R_P(max)之間，并且選用靠近R_P(min)的標準值。

　　例：設TTL與非門(mén)74LS01(OC)驅動(dòng)8個(gè)74LS04（反相器），試確定一合適大小的上拉電阻R_P，設V_CC=5V。

　　由以上計算可知R_p的值可在985Ω至18.75kΩ之間選擇 。為使電路有較快的開(kāi)關(guān)速度，可選用一標準值為１kΩ的電阻器為宜。
　　集電極開(kāi)路門(mén)除了可以實(shí)現多門(mén)的線(xiàn)與邏輯關(guān)系外，還可用于直接驅動(dòng)較大電流的負載。

3.三態(tài)與非門(mén)（TSL）

　　利用OC門(mén)雖然可以實(shí)現線(xiàn)與的功能，但外接電阻R_p的選擇要受到一定的限制而不能取得太小，因此影響了工作速度。同時(shí)它省去了有源負載，使得帶負載能力下降。為保持推拉式輸出級的優(yōu)點(diǎn)，還能作線(xiàn)與聯(lián)接，人們又開(kāi)發(fā)了一種三態(tài)與非門(mén)，它的輸出除了具有一般與非門(mén)的兩種狀態(tài)，即輸出電阻較小的高、低電平狀態(tài)外，還具有高輸出電阻的第三狀態(tài)，稱(chēng)為高阻態(tài)，又稱(chēng)為禁止態(tài)。

　　一個(gè)簡(jiǎn)單的TSL門(mén)的電路如上圖所示。其中CS為片選信號輸入端，A、B為數據輸入端。
　　當CS=1時(shí)，TSL門(mén)電路中的T₅處于倒置放大狀態(tài) ，T₆飽和，T₇截止，即其集電極相當于開(kāi)路。此時(shí)輸出狀態(tài)將完全取決于數據輸入端A、B的狀態(tài)，電路輸出與輸入的邏輯關(guān)系與一般與非門(mén)相同。這種狀態(tài)稱(chēng)為T(mén)SL的工作狀態(tài)。
　　當CS=0時(shí)T₇導通，使T₄的基極鉗制于低電平。同時(shí)由于低電平的信號送到T₁的輸入端，迫使T₂和T₃截止 。這樣T₃和T₄均截止，門(mén)的輸出端L出現開(kāi)路，既不是低電平，又不是高電平 ，這就是第三工作狀態(tài)。這樣，當CS為高電平時(shí)，TSL門(mén)的輸出信號送到總線(xiàn) ，而當CS為低電平時(shí)，門(mén)的輸出與數據總線(xiàn)斷開(kāi)，此時(shí)數據總線(xiàn)的狀態(tài)由其他門(mén)電路的輸出所決定。

七、改進(jìn)型TTL門(mén)電路——抗飽和TTL電路

　　抗飽和TTL電路是目前傳輸速度較高的一類(lèi)TTL電路。這種電路由于采用肖特基勢壘二極管SBD鉗位方法來(lái)達到抗飽和的效果 ，一般稱(chēng)為SBDTTL電路（簡(jiǎn)稱(chēng)STTL電路），其傳輸速度遠比基本TTL電路為高。

肖特基勢壘二極管的工作特點(diǎn)如下：
　?。?）它和PN結一樣，同樣具有單向導電性，這種鋁-硅勢壘二極管導通電流的方向是從鋁到硅。
　?。?）AL－SiSBD的導通閾值電壓較低，約為0.4～0.5V ，比普通硅PN結約低0.2V。
　?。?）勢壘二極管的導電機構是多數載流子 ，因而電荷存儲效應很小。
　　根據前面的學(xué)習，我們已經(jīng)知道，BJT工作在飽和時(shí) ，發(fā)射結和集電結都處在正向偏置，集電結正向偏置電壓越大，則表明飽和程度越深。
　　為了限制BJT的飽和深度，在BJT的基極和集電極并聯(lián)上一個(gè)導通閾值電壓較低的肖特基二極管，如下圖所示。

　　當沒(méi)有SBD時(shí)，隨著(zhù)基級電壓的升高，電流沿著(zhù)藍線(xiàn)方向流動(dòng)。由于SBD的作用，當基級電壓大于0.4V時(shí)， SBD首先電導通，電流沿著(zhù)紅線(xiàn)方向流動(dòng)（如下圖所示），從而使T的基極電流不會(huì )過(guò)大（而且使T的集電結正向偏壓將被鉗制在0.4V左右），因此SBD起到抵抗過(guò)飽和的作用，因而又將這種電路稱(chēng)為抗飽和電路，使電路的開(kāi)關(guān)時(shí)間大為縮短。

　　下圖為肖特基TTL（STTL）與非門(mén)的典型電路。與基本TTL與非門(mén)電路相比，作了若干改進(jìn)。在基本的TTL電路中 ，T₁、T₂和T₃工作在深度飽和區，管內電荷存儲效應對電路的開(kāi)關(guān)速度影響很大?，F在除T₄外，其余的BJT均采用SBD鉗位，以達到明顯的抗飽和效果。其次，基本電路中的所有電阻值這里幾乎都減半。這兩項改進(jìn)導致門(mén)電路的開(kāi)關(guān)時(shí)間大為縮短。由于電阻值的減小也必然會(huì )引起門(mén)電路功耗的增加。

STTL門(mén)電路還有以下三點(diǎn)對基本TTL電路的性能作了改進(jìn)：
　?。?）二極管D被由T₄和T₅所組成的復合管所代替，當輸出由低電平向高電平過(guò)渡時(shí)，由于復合管電路的電流增益很大，輸出電阻很小
，從而減小了電路對負載電容的充電時(shí)間。
　?。?）電路輸入端所加的SBD—D_A和D_B，用來(lái)減小由門(mén)電路之間的連線(xiàn)而引起的雜散信號。
　?。?）基本電路中的R_e2（1kΩ）改為由T₆與R_c6 、R_b6的組合電路所代替。這個(gè)組合電路是有源非線(xiàn)性電阻。當其兩端的電壓（發(fā)射極e2對地）較低時(shí)，呈現很大的電阻，而當其兩端的電壓達到0.7V左右時(shí)，則呈現很小的電阻。這樣，當與非門(mén)的全部輸入端由低電平轉向高電平時(shí)，有源電阻開(kāi)始不導通使T₃很快達到飽和；反之，當電路的全部輸入端（或其中之一）由高電平轉向低電平時(shí)，T₂和T₃將截止，由于T₃飽和時(shí)，V_BE=0.7V，在轉換開(kāi)始的瞬間，有源電阻的阻值很小
T₃基區存儲的電荷通過(guò)此低阻回路很快消散。由于這個(gè)緣故，有源非線(xiàn)性電路稱(chēng)為有源下拉電路 ，它與有源上拉電路是對應的 。意即將 V_BE3從0.7 V很快拉到０V，從而使輸出電壓很快升高，即提高了開(kāi)關(guān)速度。

　　基于上述特點(diǎn),STTL與非門(mén)具有較為理想的傳輸特性。與基本TTL反相器的傳輸特性相比，Ｃ點(diǎn)不再存在了，由Ｂ點(diǎn)直接下降到Ｄ點(diǎn)，即傳輸特性變化非常陡峭，見(jiàn)下圖。

　　除典型的肖特基型（STTL）外，尚有低功耗肖特基型（LSTTL）、先進(jìn)的肖特基型（ASTTL），先進(jìn)的低功耗型（ALSTTL）等，它們的技術(shù)參數各有特點(diǎn)，是在TTL工藝的發(fā)展過(guò)程中逐步形成的。

TTL門(mén)電路的各種系列的性能比較