便攜式電源的工程學(xué)解決方案

便攜式電源的工程學(xué)解決方案

便攜式超聲設備市場(chǎng)就是一個(gè)很好的例子。至今，超聲波圖像檢查還是需要到診所才可以完成。在大多數發(fā)達國家，這通常不是問(wèn)題。然而在一些偏遠的村鎮，如果能夠將設備直接運送到患者身邊，將極大地改善當地的醫療環(huán)境。在設計移動(dòng)設備時(shí)，對重量、尺寸和操作時(shí)間的權衡取舍是挑戰性極強的工作。當常規功率轉換效率超過(guò)90%時(shí)，許多工程師會(huì )選擇重新設計電路板，力求從不同的功能角度尋求更大的效率改進(jìn)空間，從而降低整體功耗。

低果先摘

一般來(lái)說(shuō)，尋找功率增益的機會(huì )應該從最明顯或者最容易的地方入手。當功率轉換效率介于60%～75%之間時(shí)，最大的功率增益首先來(lái)自于由線(xiàn)性穩壓器向開(kāi)關(guān)穩壓器的轉換，這將極大地提高系統的整體效率。如今，集成的高效開(kāi)關(guān)穩壓器已面市，工程師必須在功率轉換之外尋求新的突破。

尺寸、重量、散熱與成本都是移動(dòng)市場(chǎng)的驅動(dòng)因素，這些因素往往會(huì )對決策過(guò)程產(chǎn)生影響。目前，電池是系統中的薄弱環(huán)節，還無(wú)法跟上半導體工藝流程技術(shù)的發(fā)展速度。隨著(zhù)現代電源能效的不斷提高，減少功率損耗的下一個(gè)機遇將來(lái)自于系統結構本身。最近幾年，英特爾和其他CPU制造商逐漸意識到加快CPU的運行速度也許并不是提高性能的最好辦法。他們面臨的主要問(wèn)題是處理器的發(fā)熱量以及外圍設備的動(dòng)態(tài)要求。逐步遷移至多核架構，并且提供支持多核的操作系統，將能夠實(shí)現更為明顯的性能增益(同時(shí)降低功耗)。

就像CPU的供應商不再通過(guò)改變兆赫數字來(lái)改進(jìn)性能一樣，移動(dòng)產(chǎn)品的設計者也應當重新審視相關(guān)功能的實(shí)現途徑。模擬數字轉換（ADC）就是這樣一個(gè)開(kāi)始在架構方面產(chǎn)生改變的領(lǐng)域。例如，美國國家半導體創(chuàng )造性地采用了集成折疊轉換器，不僅極大地提高了運行速度（每秒千兆次采樣），而且在運行過(guò)程中最大限度地降低了能源消耗。傳統的閃存型轉換器受到比較器最大集成數量的限制，一個(gè)閃存數模轉換器中比較器的數量是輸出位數的函數（2n位）。例如，一個(gè)10位閃存數模轉換器將需要1 024個(gè)比較器，外加溫度計碼至格雷碼至二進(jìn)制的轉換電路和一個(gè)高精度統一梯形電阻分壓器。

折疊轉換器基于完全不同的設計方法，采用少量的比較器（通常為32～64個(gè)），并將輸入信號范圍進(jìn)行“折疊”，使之始終處于比較器網(wǎng)絡(luò )限值之內，如圖1所示。此處的技巧是對由折疊過(guò)程引入的積分和差分非線(xiàn)性進(jìn)行補償。這樣的結構代表了解決這種棘手問(wèn)題的全新思路，并且極大地降低了實(shí)現這一功能所需的能源消耗。對于一個(gè)每秒千兆次采樣的雙10位轉換器(PowerWise ADC10D1000)來(lái)說(shuō)，這種方法可以將功耗從幾十瓦降低至三瓦。這是在便攜成像、雷達和軟件無(wú)線(xiàn)電系統中普遍采用的節約功率的手段。



數字功率架構

在大型ASIC或者SoIC設計中，架構也同樣重要。即使在縮減工藝流程的幾何尺寸時(shí)，CMOS晶體管相關(guān)的動(dòng)態(tài)和靜態(tài)損失也是一個(gè)經(jīng)常遇到的問(wèn)題。CMOS的能源消耗公式如下：

E=(aCfCLKV2+VILEAK)×tTASK

其中包含了一個(gè)與頻率相關(guān)的動(dòng)態(tài)項和一個(gè)靜態(tài)漏電流項。當工藝尺寸不斷縮減時(shí)，這兩項參數都會(huì )出現問(wèn)題。電容負載和貫穿電流將會(huì )減小，但是芯片上的元件數量將會(huì )增加，由此造成了每個(gè)芯片上面更高的動(dòng)態(tài)功率消耗。由次閾值漏電流、漏源擴展漏電流和電子隧穿引起的靜態(tài)損失，以及漏極引發(fā)勢壘下降（DIBL）等短溝道效應日益成為大型數字ASIC設計中的嚴重問(wèn)題。

當設計大型數字系統時(shí)，必須在整個(gè)運行過(guò)程中正確地設定時(shí)序，包括供給電壓、工序和溫度波動(dòng)。這樣的設計瓶頸使得功率消耗處于最差的水平，即使在適當的溫度或者更快的工序中也是如此，設備仍將消耗同樣的能源。一種解決辦法是改變設計結構，使其適應于設備的環(huán)境。自適應電壓調節（AVS）正是實(shí)現此目的的一種技術(shù)。

AVS集成了一個(gè)數字子系統，可以監測設備的運行狀況(它與應用數字邏輯同步)，動(dòng)態(tài)調整芯片內部不同電壓島的供給電壓。當性能要求發(fā)生變化時(shí)，芯片內部的AVS邏輯會(huì )向外部的功率管理裝置發(fā)送更新信號，該裝置稱(chēng)為能源管理單元EMU，功能是升高或者降低電壓島的供給電壓。動(dòng)態(tài)項是供給電壓的平方函數，因此可以提供最大的增益改進(jìn)。即使靜態(tài)項只是供給電壓的線(xiàn)性函數，漏電流的減小仍然可以顯著(zhù)地降低能耗。

出于盡可能節約能源的目的，設計結構再次顯現出它的重要性。為了使AVS或者其他電壓調整技術(shù)最大限度地發(fā)揮功效，系統設計者必須重新考慮功能區域的劃分，提供彼此分離的電壓島和頻率區間。如果已有的設計中利用一個(gè)單獨的電壓源向所有核心邏輯供電，那么新的低功率設計中就應采取多個(gè)電壓島，這里的時(shí)鐘區間將成為動(dòng)態(tài)要求的限制因素。而且，基于較慢時(shí)序的原因，這些電壓島可以利用電壓調整技術(shù)或者簡(jiǎn)單地采用更低的核心電壓。

人們對于便攜性的需求越來(lái)越高，尤其是在醫療、通信和軍事防衛領(lǐng)域。工程師需要考慮功率轉換器之外的解決方案，以尋求更大的系統效率增益。從系統架構方面來(lái)看，有時(shí)采取創(chuàng )新的手段來(lái)實(shí)現某些功能——特別是當常規的功率轉換器效率處于90%以上的水平時(shí)，往往可以帶來(lái)巨大的效率改進(jìn)。電源技術(shù)最終將趕上工藝流程和IC設計方面的技術(shù)進(jìn)展，然而在工程師擁有更高的能源密度之前，系統效率依然是延長(cháng)工作時(shí)間和降低熱消耗的解決方案之一。