基于壓控振蕩器（VCO）的高性能鎖相環(huán)（PLL）設

PLL選擇ADF4150，它具有整數和小數兩種工作模式，提供2/4/8/16/32幾種輸出分頻器選項，可覆蓋從2 GHz至31.25 MHz的連續頻率。ADF4150與圖2所示的ADF4350相似，但前者允許選擇外部VCO，適合需要滿(mǎn)足更嚴苛相位噪聲要求的應用。在仿真過(guò)程中，PLL環(huán)路濾波器設置為20 kHz，以期減小運算放大器的噪聲貢獻，同時(shí)使PLL鎖定時(shí)間小于2 ms。

圖4所示為采用以下器件的仿真系統與測量系統噪聲(dBc)與頻率偏移關(guān)系曲線(xiàn)：ADF4150 PLL、UMS VCO和基于A(yíng)D8661的濾波器。兩條曲線(xiàn)均顯示，由于有源環(huán)路濾波器增加的噪聲，約20 kHz時(shí)出現峰值噪聲–90 dBc，不過(guò)仍然實(shí)現了1 MHz偏移時(shí)–142 dBc/Hz的目標。若要降低帶內噪聲，可以使用OP184或OP27等噪聲更低的運算放大器，但雜散會(huì )提高；或者將PLL環(huán)路帶寬降至20 kHz以下。

圖4. ADIsimPLL仿真性能與測量性能對比：AD8661用作PLL有源濾波器中的運算放大器

圖5顯示，使用OP27時(shí)性能約改善6 dB。這種情況下，因為環(huán)路帶寬相對較窄，所以雜散并未顯著(zhù)增加。進(jìn)一步降低帶寬可以改善100 kHz以下偏移的相位噪聲，但PLL鎖定時(shí)間會(huì )延長(cháng)。所有這些權衡考慮均可以在進(jìn)入實(shí)驗室設計之前，利用ADIsimPLL模擬進(jìn)行測試。

圖5. 有源環(huán)路濾波器中使用AD8661與使用OP27的PLL測量性能對比

爆炸新聞：高壓PLL
以上討論都圍繞利用有源濾波器實(shí)現低壓PLL器件與高壓VCO接口而展開(kāi)。不過(guò)，高壓PLL已經(jīng)出現，因而使用有源濾波器的必要性大大降低。例如ADF4113HV PLL，它集成高壓電荷泵，歸一化相位本底噪聲為–212 dBc/Hz。對于該器件，PLL電荷泵輸出可以高達15 V，因此VCO之前可以使用更為簡(jiǎn)單的無(wú)源濾波器。歡迎轉載,本文來(lái)自電子發(fā)燒友網(wǎng)(http://www.elecfans.com)

該高壓PLL系列產(chǎn)品將會(huì )不斷擴充，不久將會(huì )出現最大電壓為30 V的器件，以及具有高壓電荷泵的小數N分頻PLL。有關(guān)產(chǎn)品更新和新產(chǎn)品信息，請訪(fǎng)問(wèn)PLL網(wǎng)站。

集成VCO的寬帶寬PLL
另外可以用完全集成的高性能PLL，例如圖2所示的ADF4350等，代替有源濾波器與高壓VCO組合。這種情況下，VCO集成在芯片內。采用多頻段VCO方法可以避免上述權衡考慮寬調諧范圍與低相位噪聲的問(wèn)題。ADF4350片內集成三個(gè)獨立的VCO，每個(gè)VCO均有16個(gè)重疊子頻段，因而共有48個(gè)子頻段。每次更新頻率時(shí)，就會(huì )啟動(dòng)自動(dòng)校準程序，以選擇合適的VCO子頻段。

這真正體現出從分立式VCO設計轉向硅解決方案的優(yōu)勢：在極小的面積上實(shí)現非常高的集成度，從而使設計更加靈活。例如，ADF4350同時(shí)集成了可編程輸出分頻器級，可以覆蓋從137.5 MHz至4.4 GHz的頻率，這對于希望多種頻率和標準均采用同一設計的無(wú)線(xiàn)電設計師極具吸引力。

ADF4350采用5 mm2 LFCSP封裝，而標準VCO封裝為12.7 mm2。同時(shí)性能水平也接近分立設計；相位噪聲在100 kHz偏移時(shí)為–114 dBc/Hz，在1 MHz偏移時(shí)為–134 dBc/Hz。(返回圖2)

圖6. ADF4350 VCO中48個(gè)不同頻段的電壓與頻率關(guān)系圖