適用于HDTV應用的8位DAC

根據圖6所示梯度誤差與對稱(chēng)誤差的對比，在單位電流源矩陣中采用層次式對稱(chēng)開(kāi)關(guān)序列的布局，很好地減少了誤差。

3．2 減少毛刺的電路

在基本的電流源單元，輸出信號將是比較穩定的。在這個(gè)設計中電流源由開(kāi)關(guān)電路輸出信號控制，但輸出信號不是足夠的準確。因此，為了補償這個(gè)缺點(diǎn)，同時(shí)改進(jìn)電路的SNR，需要使用減少毛刺電路，如圖7所示。

4 實(shí)驗結果

該文設計的DAC基于O．25 μm CMOS技術(shù)，8位高速DAC適用于高清晰視頻使用，并且使用TG晶體管和電路級數的數量可以明顯減少，同時(shí)使用TG結構也可使電路延遲時(shí)間有效地減少，且毛刺也被大大減少。結果顯示：這個(gè)設計可以達到1．5 GHz采樣率和21 mW低功耗。

具體參數指標如表2所示。

5 結 語(yǔ)

本文提出基于新型傳輸門(mén)(TG)結構組成的電流源單元矩陣、譯碼邏輯電路和一種適用于高清晰視頻使用的高速8位CMOS電流舵數／模轉換器(CS- DAC)。