直接數字頻率合成器的實(shí)現設計方案

Max+plusII是Altera提供的一個(gè)完整的EDA開(kāi)發(fā)軟件，可完成從設備輸入、編譯、邏輯綜合、器件適配、設計仿真、定時(shí)分析、器件編程的所有過(guò)程。QuartusII是Altera近幾年來(lái)推出的新一代可編程邏輯器件設計環(huán)境，其功能更為強大。

用Max+plusII設計DDS系統數字部分最簡(jiǎn)單的方法是采用原理圖輸入。相位累加器調用lmp_add_sub加減法器模擬，相位累加器的好壞將直接影響到整個(gè)系統的速度，采用流水線(xiàn)技術(shù)能大幅度地提升速度。波形存儲器（ROM）通過(guò)調用lpm_rom元件實(shí)現，其LPM_FILE的值*.mif是一個(gè)存放波形幅值的文件。波形存儲器設計主要考慮的問(wèn)題是其容量的大小，利用波形幅值的奇、偶對稱(chēng)特性，可以節省3/4的資源，這是非?？捎^(guān)的。為了進(jìn)一步優(yōu)化速度的設計，可以選擇菜單Assign|Globan Project Logic Synthesis的選項Optimize10（速度），并設定Global Project Logic Synthesis Style為FAST，經(jīng)寄存器性能分析最高頻率達到100MHz以上。用FPGA實(shí)現的DDS能工用在如此之高的頻率主要依賴(lài)于FPGA先進(jìn)的結構特點(diǎn)。

雖然有的專(zhuān)用DDS芯片的功能也比較多，但控制方式卻是固定的，因此不一定是我們所需要的。而利用FPGA則可以根據需要方便地實(shí)現各種比較復雜的調頻、調相和調幅功能，具有良好的實(shí)用性。就可成信號質(zhì)量而言，專(zhuān)用DDS芯片由于采用特定的集成工藝，內部數字信號抖動(dòng)很小，可以輸出高質(zhì)量的模擬信號；利用FPGA也能輸出較高質(zhì)量的信號，雖然達不到專(zhuān)用DDS芯片的水平，但信號精度誤差在允許范圍之內。

DDS問(wèn)世之初，構成DDS元器件的速度的限制和數字化引起的噪聲這兩個(gè)主要缺點(diǎn)阻礙了DDS的發(fā)展與實(shí)際應用。近幾年超高速數字電路的發(fā)展以及對DDS的深入研究，DDS的最高工作頻率以及噪聲性能已接近并達到鎖相頻率合成器相當的水平。隨著(zhù)這種頻率合成技術(shù)的發(fā)展，現已廣泛應用于通訊、導航、雷達、遙控遙測、電子對抗以及現代化的儀器儀表工業(yè)等領(lǐng)域。