高精度CMOS帶隙基準源的設計

　　電路剛啟動(dòng)時(shí)，使Mp7和Mp8飽和，保證MN8柵極有足夠高的開(kāi)啟電壓，當MN8導通時(shí)，一個(gè)小的導通電流流過(guò)運放，啟動(dòng)帶隙電路。電路開(kāi)啟后，虛框b部分電流鏡像電路將輸出電流進(jìn)行鏡像，給啟動(dòng)電路提供偏置，偏置電流使Mp6導通，從而MN7的柵極電壓升高，MN7導通，由于MN8的電阻很大，導致MN7漏極電壓很低，從而關(guān)斷MN8，使啟動(dòng)電路(虛框c)兩端電壓降低而停止工作

　　3 仿真結果與分析

　　圖3說(shuō)明了該基準源對電壓的抑制效果。根據仿真數據，在所取5～10 V的輸出電壓范圍經(jīng)計算基準電壓電源抑制比為82 dB。圖4為Cade-nce下的溫度仿真曲線(xiàn)，根據所要求取的溫度范圍在-25～+120℃，計算得溫度系數為：TCF=7.427 ppm/℃。圖5為整體電路的版圖設計，面積近似為0.022 mm2。

　　4 結語(yǔ)

　　本文通過(guò)對傳統帶隙基準源的基本原理分析，設計的基準電路工作電壓為5～10 V，通過(guò)飽和狀態(tài)MOS等效電阻對PTAT電流反饋補償，得到了82 dB的電源電壓抑制比和低于7.427 ppm/℃的溫度系數，版圖面積0.022 mm2。該電路產(chǎn)生的基準源電壓基本滿(mǎn)足普通應用要求。