采用線(xiàn)陣CCD的便攜式光譜采集系統設計(一)

　　2 光譜采集系統中關(guān)鍵硬件電路設計

　　光譜采集系統的硬件電路主要用來(lái)實(shí)現物質(zhì)吸收光譜的采集、轉換以及對轉換后的光譜數據進(jìn)行適當的處理，因此，穩定、高精度的硬件電路是光譜采集系統有效精確工作的基礎。

　　2．1 CCD驅動(dòng)及CCD預處理電路設計的研究

　　CCD的正常工作需要精確時(shí)鐘的配合，選用TCD1208AP線(xiàn)陣CCD作為本文的光電轉換器件，其需要四路時(shí)鐘脈沖的驅動(dòng)：SH，φ1，φ2，RS。四路脈沖的幅值為5 V，屬于標準的TTL邏輯電平。在驅動(dòng)設計時(shí)可以使用微處理器來(lái)實(shí)現也可以使用FPGA或者CPLD等邏輯陣列來(lái)實(shí)現。但微處理器的時(shí)鐘精確度相對于邏輯陣列比較低，且存在相位不同步的問(wèn)題，因此，本文設計的方案使用CPLD來(lái)實(shí)現，其芯片為Altera公司的MAX7000系列的EPM7064SIA4，其IO口具有5 V電平的輸出能力，可以和TCD1208AP直接連接而無(wú)需其他電平轉換芯片，硬件連接圖如圖3所示。

　　CPLD使用10 MHz的有源晶振輸入，為了提高CPLD的驅動(dòng)能力，使用了反相器74HC04對CPLD輸出的驅動(dòng)脈沖進(jìn)行放大，由于74HC04的反相作用，因此，CPLD的驅動(dòng)脈沖的高低電平與正常驅動(dòng)CCD的脈沖必須是反相的。CPLD輸入的時(shí)鐘clk為10 MHz，通過(guò)HLD硬件編程語(yǔ)言實(shí)現十分頻，輸出1 MHz的CCD復位脈沖。

　　1．2 節討論利用VOS與VDOS的加減運算來(lái)實(shí)現光譜

　　信號中直流電平的濾除，硬件則利用運算放大器來(lái)實(shí)現這一過(guò)程。本系統采用AD公司的AD8051運算放大器，其工作帶寬最高達110MHz，較低的建立時(shí)間使得其處理高頻信號的能力較強，根據基本運算放大器計算規則，得出輸出信號Vout為：

　　調節R9的值則可以改變Vout的輸出值，此時(shí)的Vout就是沒(méi)有直流電平的物質(zhì)光譜吸收信號。

　　經(jīng)過(guò)處理后的物質(zhì)吸收光譜信號，進(jìn)入AD轉換模塊，在該模塊可以對光譜信號中的復位脈沖進(jìn)行濾除，從而得到有效的光譜信號。采用的AD轉換芯片是BB公司的8 bit模擬到數字轉換芯片，其采樣率可以達到60 MHz以及49．5 DB的高信噪比，使得其轉換速率和精度滿(mǎn)足光譜采集系統的高速和高精度的要求。ADS830需要4個(gè)時(shí)鐘周期才能完成數據采樣和數字信號的輸出，在接收ADS830轉換的數字信號時(shí)需要控制好接收數據的時(shí)刻，以便準確無(wú)誤的得到需要的數據。

　　圖4為使用ADS830來(lái)進(jìn)行光譜數據數字化的轉換電路，ANALOGIN輸入則是通過(guò)AD8051后處理的不帶直流電平的光譜數據。由于A(yíng)DS830的輸入端電壓范圍是1．5～3．5 V，因此，為了使得經(jīng)過(guò)AD8051的光譜信號處于這一范圍，需要通過(guò)調節R9的值來(lái)實(shí)現。D1～D8則是轉換后的光譜信號，該信號送入微處理器進(jìn)行后續處理。