28GHz 5G通信頻段射頻前端模塊MMIC的設計、實(shí)現和驗證

　　進(jìn)一步評估了史密斯圓圖上的其他阻抗點(diǎn)下，功放的P1dB和功率回退兩種條件下的性能。圖2a中的負載條件明顯具有最好的綜合性能，因此被選定用于輸出級設計。最終選擇了52mA/mm的偏置電流，并選擇了8x50μm器件作為輸出級的基本單元，以滿(mǎn)足功率指標要求。并根據總的傳輸增益指標確定了需要三級放大。

　　通過(guò)依次為驅動(dòng)放大級和預驅動(dòng)放大級選擇最佳晶體管尺寸來(lái)設計完整的三級功率放大器。這同樣需要仔細考慮設計折中，因為較大的晶體管尺寸可改善整體線(xiàn)性度但會(huì )降低PAE。當所有晶體管的尺寸和偏置確定后，就可以繼續進(jìn)行匹配和偏置電路的詳細設計。版圖設計從整個(gè)設計過(guò)程的早期階段就需要開(kāi)始考慮，以避免不引入過(guò)大的寄生效應以及確保設計的可實(shí)現性。功放的第一和第二級使用共同的柵極偏置引線(xiàn)(加在引腳PA_Vg12上)，而第三級設置單獨的偏置引線(xiàn)(PA_Vg3)。這樣就可以單獨優(yōu)化兩個(gè)電壓，以對PA的線(xiàn)性度或PAE進(jìn)行提升。漏極供電可以類(lèi)似地通過(guò)兩個(gè)獨立的引腳施加+4V電壓在“PA_Vd12”和“PA_Vd3”上，盡管這兩個(gè)引腳在PCB板上是相連的。

　　SPDT開(kāi)關(guān)采用串并結構，該設計中的串聯(lián)和并聯(lián)分支中集成了多個(gè)晶體管以提高線(xiàn)性度1。晶體管截止時(shí)的電容限制了關(guān)斷狀態(tài)下器件在高頻率處的固有隔離度，在28GHz時(shí)開(kāi)關(guān)晶體管的隔離度僅為幾dB2。減小晶體管尺寸可以改善固有隔離度，但會(huì )增加導通狀態(tài)下的插入損耗并降低其線(xiàn)性度，因此不是一種可行的選擇。這里采取的方法是采用片上電感補償來(lái)改善關(guān)斷狀態(tài)隔離度。經(jīng)過(guò)細致設計確保導通狀態(tài)下具有較低插入損耗，以實(shí)現發(fā)射通道的高輸出功率和接收通道的低噪聲系數。開(kāi)關(guān)由一個(gè)比特位控制電壓“Vctrl1”控制，該位設置為4V時(shí)表示發(fā)射模式、0V時(shí)表示接收模式?！皢蔚峨p擲控制電路”(SPDT控制電路)可實(shí)現單比特控制，該電路本質(zhì)上是一對二線(xiàn)譯碼器?？刂齐娐泛蚐PDT本身消耗的總電流僅1mA，由“VD_SW”處施加的+4V電源提供。

　　接收通道的輸入位于通過(guò)SPDT連接到兩級LNA輸入的“天線(xiàn)”引腳處。接收通道的輸出位于標記為“LNA_RFout”的引腳上。與PA一樣，LNA也具有快速開(kāi)關(guān)賦能電路，使得LNA在不工作時(shí)僅消耗低至0.1mA的電流。低噪聲放大器設計過(guò)程的關(guān)鍵是找到一種消耗電流低、又具有良好噪聲系數和足夠線(xiàn)性度的設計。

　　重要的第一步是選擇合適的晶體管尺寸?？墒褂枚鄠€(gè)短叉指來(lái)減小晶體管的柵極電阻并改善噪聲系數。低噪放的兩級都采用了串聯(lián)感性反饋，以使最佳噪聲系數所需的阻抗更接近于共軛匹配和最佳增益所需的阻抗。

　　低噪聲放大器的第一級以噪聲系數為設計優(yōu)化目標，但仍需產(chǎn)生足夠的增益才能充分降低第二級噪聲系數的影響。低噪放第二級的噪聲系數并不重要，因此這級設計成比第一級有更高的增益。設計得到的LNA僅需要+4V電源的10mA直流電流。柵極偏置電壓施加在引腳“LNA_Vg”上，而+4V漏極偏置電壓加在“LNA_Vd”上?！癓NA_Vsense”引腳則提供對偏置電流的監測。監測到的偏置電流信息可以用于控制柵極電壓以補償例如溫度等環(huán)境條件的變化。在正確偏置下，此監測引腳的電壓為3.9V。使用增強型晶體管的工藝意味著(zhù)只需要正電源電壓，從而使MMIC非常便于系統集成。

　　仔細的電磁仿真對確保各個(gè)模塊良好的射頻性能是非常重要的。采用了逐步添加的方法，每次將電路的一部分加入到EM仿真中，而其余部分仍使用工藝設計套件(PDK)中的模型進(jìn)行仿真。由于集成電路用于二次注塑工藝所得塑料封裝中，所以在集成電路上方注塑的化合物也需要在電磁仿真中考慮。

　　3.評估和測試

　　圖3是射頻前端芯片的照片。該射頻前端MMIC芯片尺寸為3.38mm × 1.99mm。其焊盤(pán)/引腳位置與框圖中所示的位置相似，并且它還多集成了多個(gè)接地盤(pán)，以使其完全可以進(jìn)行在片射頻測試(RFOW)。它被設計為采用低成本注塑成型5mm × 5mmQFN封裝。并且考慮到鑄模塑料的影響，需要精心設計從芯片到PCB的射頻過(guò)渡界面。設計了定制的引線(xiàn)框架用于實(shí)現該過(guò)渡，并且封裝體上的射頻端口都被設計為接地-信號-接地(GSG)界面。

　　圖3：28GHz 5G通信射頻前端模塊MMIC的芯片照片

　　完成加工制造之后，對多塊芯片進(jìn)行了在片射頻測試，以便在封裝之前確認芯片達成了一次流片即成功的設計目標。這里沒(méi)有給出在片射頻測試結果，給出的所有結果都是芯片完整封裝后安裝在典型PCB評估板上后測量得到的。

　　PCB評估板采用低成本層壓板材料設計，適合大批量生產(chǎn)。將封裝好的射頻前端模塊樣品組裝到PCB評估板上;所有測量的性能都校準到PCB評估板上的封裝引腳處，從而包含了芯片到PCB過(guò)渡結構的影響。設計了TRL校準單元來(lái)將測量的性能校準到封裝的參考面。圖4顯示了TRL校準PCB板，以及一塊PCB評估板的照片。

　　圖4：封裝好的射頻前端模塊驗證板和TRL校準板照片

　　射頻前端模塊MMIC安裝在PCB上，并以封裝的射頻引腳為參考面獲取驗證結果。在驗證過(guò)程中使用市售的多通道DAC和ADC芯片來(lái)控制和監測射頻前端模塊。該射頻前端模塊不需要任何負電壓，因為它采用的是增強型工藝。圖5給出了一個(gè)典型射頻前端模塊的發(fā)射通道的測量與仿真S參數的比較。測量數據和仿真結果相當吻合。在此模式下，LNA被關(guān)閉，SPDT控制位“Vctrl1”切換為高電平，而PA則偏置在+4V電壓下約70mA總靜態(tài)電流。從27到29GHz，小信號增益(S21)為17.1dB±0.4dB。輸入反射衰減(S11)在整個(gè)頻段優(yōu)于18dB。由于輸出匹配是按功率回退條件下最佳PAE設計，而不是最好的S22，盡管如此測量到的S22(未給出圖示)在整個(gè)頻帶上為8dB或更好。

　　圖5：射頻前端模塊的發(fā)射通道的小信號性能測試與仿真對比

　　以輸出為參考的發(fā)射通道的三階截取點(diǎn)(OIP3)以100MHz的頻率間隔進(jìn)行評估，以反映5G系統中的寬信道帶寬。圖6是典型射頻前端模塊的實(shí)測OIP3與有用頻率的功率之間的關(guān)系圖，其功率范圍從1至11dBm?？梢钥闯鲈?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/5G">5G頻段上的OIP3約為+28dBm，有用頻率功率在10dB范圍內變動(dòng)時(shí)，OIP3變化很小。測量到的和仿真的OIP3與頻率的關(guān)系如圖7所示，具有良好的一致性。

　　圖6：射頻前端模塊發(fā)射通道的OIP3與頻率和輸出功率的關(guān)系(100MHz的頻率間隔)

　　圖7：測得的和仿真的OIP3隨頻率變化的比較

　　盡管5G通信系統需要線(xiàn)性放大來(lái)保持調制保真度，但為了提供一個(gè)便于比較的性能指標，還是有必要測量輸出P1dB和PAE。測量所得性能如圖8所示，可見(jiàn)P1dB在20.2dBm左右，并在飽和時(shí)上升到21dBm。FEM的發(fā)射通道PAE約為20%，僅在該頻帶的高段略有下降。

　　圖8：發(fā)射通道測得的P1dB和PAE隨頻率的變化關(guān)系

　　如上所述，該FEM的設計是為了實(shí)現從P1dB回退7dB左右時(shí)的最佳性能指標(OIP3和PAE)。具體指標是在100MHz間隔的雙頻測試中，IMD3(三階交調項)相對于所需有用信號，要低-35dBc。這個(gè)工作點(diǎn)很接近于該射頻前端將用于的5G系統的設定要求。

　　圖9顯示了在-35dBc的IMD3點(diǎn)工作時(shí)，測量和仿真的PAE和總射頻輸出功率的關(guān)系圖。測得的PAE達到較好的6.5%，主要是由于PA被設計工作在深AB類(lèi)?？偵漕l輸出功率大約為13.5dBm，這對應于+28dBm的OIP3功率。

　　圖9：7dB功率回退下發(fā)射通道測試和仿真所得的功率和PAE比較。

　　根據片上射頻通道功率檢測器的特性，可通過(guò)一個(gè)直流電壓監測射頻輸出功率的大小。圖10給出了溫度補償檢測器輸出電壓“Vref-Vdet”(mV為單位，對數坐標)與輸出功率(單位dBm)的關(guān)系，包含了超過(guò)15dB的變化范圍。在對數坐標下這個(gè)特性關(guān)系是線(xiàn)性的，使得功率監測更容易。

　　圖10：28GHz時(shí)射頻前端模塊發(fā)射通道的片上功率檢測器輸出特性曲線(xiàn)

　　當使用FEM的接收通道時(shí)，PA被關(guān)閉，“Vctrl1”設置為0V，LNA被偏置在+4V電源下10mA左右，此時(shí)在“LNA_Vsense”引腳上觀(guān)察到3.9V電壓。圖11給出了測量和仿真增益和噪聲系數(NF)的比較。測得的小信號增益約為13.5dB，整個(gè)頻段的增益平坦度達到±0.3dB。接收通道具有極佳的噪聲系數，從27到29GHz的典型值為3.3dB，且仿真和測量到的性能之間具有良好的一致性。

　　圖11：接收通道測試和仿真所得增益與噪聲系數

　　接收通道也具有相當不錯的線(xiàn)性度，且只消耗不大的功率(只有40mW：4V時(shí)10mA)。諸如P1dB和OIP3等關(guān)鍵指標在整個(gè)頻段分別為6.2和21dBm左右。圖12是測試所得P1dB和OIP3隨頻率變化的關(guān)系。

　　圖12：接收通道測試所得P1dB和OIP3

　　4.結論

　　本文介紹的射頻前端MMIC將在未來(lái)的28GHz頻段5G系統中發(fā)揮關(guān)鍵作用。該模塊已經(jīng)驗證可以滿(mǎn)足集成到毫米波相控陣或波束切換終端的所有要求，并提供卓越的發(fā)射通道線(xiàn)性度和效率，同時(shí)還有出色的接收噪聲系數。發(fā)射和接收通道的關(guān)鍵性能指標都達到了設計要求，使得該模塊非常適合毫米波5G應用。該芯片還包括了多種實(shí)用的功能，如發(fā)射功率檢測器、發(fā)射和接收賦能電路，SPDT譯碼器電路和接收偏置監測電路。采用最先進(jìn)的0.15μm增強型砷化鎵PHEMT工藝實(shí)現。該模塊非常易于使用常見(jiàn)的多通道ADC和DAC芯片進(jìn)行控制和監測。此外，該模塊可方便地封裝在一個(gè)緊湊且低成本的5mm × 5mm QFN表貼塑料封裝中。

　　參考文獻

　　1.L. Devlin, “The Design of Integrated Switches and Phase Shifters,” Proceedings of the IEEE Tutorial Colloquium on Design of RFICs and MMICs, November 24, 1999, pp. 2/1-14.

　　2.S. Glynn and L. Devlin, “The Design of a Dual-Band PA for mmWave 5G Applications,” Proceedings of the RF and Microwave Society (ARMMS) Conference, November 13, 2017.