詳解：基于FPGA的虛擬DPO設計

　　2.3.3采集控制和數據緩沖

　　模數轉換器輸出的高速數字信號在采集控制模塊的控制下寫(xiě)入數據緩沖區，之后進(jìn)行數字熒光處理。如圖6所示。對于高速數字信號的控制和緩沖一般采用高速數字電路實(shí)現。一種方案是采用專(zhuān)用集成電路（ASIC）實(shí)現高速控制和數據緩沖。但是，專(zhuān)用集成電路成本極高，而且不能修改，一般用于經(jīng)過(guò)充分驗證的，成熟的數字電路設計。另一種方案是采用高速FPGA。

　　現場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array， FPGA）是一種含有可編程元件的設備，其速度一般比專(zhuān)用集成電路慢，但仍快于通用微處理器，適合做高速數據控制器。并且FPGA的可編程特性和低廉的價(jià)格適合項目初期開(kāi)發(fā)階段的原型驗證。

　　示波器的采集控制和數據緩沖模塊是在FPGA中完成的，該模塊根據用戶(hù)設定的觸發(fā)條件，從無(wú)限長(cháng)的波形信號中截取用戶(hù)感興趣的部分來(lái)顯示。數據存儲系統的存取控制模塊也在FPGA中實(shí)現。

　　2.4數字熒光處理模塊

　　數字熒光處理單元的主要工作有如下幾個(gè)方面：

　?。?） 進(jìn)行波形的熒光顯示，達到模擬示波器的熒光顯示效果

　　數字熒光示波器將采集到的波形進(jìn)行熒光顯示，通過(guò)波形亮度顯示長(cháng)時(shí)間內信號出現的頻度情況，完整地保留了多個(gè)通道波形顯示的亮度層次信息，達到模擬示波器的熒光顯示效果。在某一點(diǎn)的出現頻度越大，該點(diǎn)在熒光屏上顯示的亮度就越大;在某一點(diǎn)的出現頻度越小，該點(diǎn)在熒光屏上顯示的亮度就越小。

　?。?） 網(wǎng)格的調節控制

　　當利用數字熒光示波器觀(guān)測信號時(shí)，為了觀(guān)測精確，需要熒光屏在顯示波形信號的同時(shí)顯示網(wǎng)格。

　?。?） 波形熒光顯示亮度的調節控制

　　當利用數字熒光示波器觀(guān)測信號時(shí)，顯示的波形亮度會(huì )直接影響到觀(guān)測效果，過(guò)亮或者過(guò)暗的波形，會(huì )使波形的細節分辨不清，都不利于用戶(hù)觀(guān)測。因此，需要加入波形熒光顯示亮度的調節功能，使用戶(hù)可以調節熒光屏上顯示的波形亮度，有利于波形觀(guān)測。

　?。?） 波形消隱百分比的調節控制

　　當利用數字熒光示波器觀(guān)測信號時(shí)，有時(shí)需要使波形在屏幕上滯留一定的時(shí)間后再消失，或者有時(shí)需要將出現的波形永遠顯示在熒光屏上，如毛刺等偶發(fā)信號。因此，需要加入波形消隱百分比的調節功能，使用戶(hù)可以調節波形在熒光屏上顯示的持續時(shí)間。

　?。?） 多通道波形的熒光顯示及通道優(yōu)先級的控制

　　當示波器同時(shí)觀(guān)測多個(gè)通道時(shí)，不同的通道應該顯示為不同的顏色以示區分。同時(shí)，多個(gè)通道同時(shí)顯示時(shí)，應有優(yōu)先級的區分，即哪一個(gè)通道應該顯示在最上層。用戶(hù)應該能夠通過(guò)調節控制，將最關(guān)心的通道波形顯示在所有波形的最上層，便于波形觀(guān)測。

　?。?） 滿(mǎn)足數字熒光示波器實(shí)時(shí)顯示的要求

　　示波器是一種實(shí)時(shí)測量?jì)x器，需要滿(mǎn)足波形實(shí)時(shí)顯示的要求。因此在進(jìn)行波形的熒光顯示時(shí)，要盡量提高處理速度，以提高實(shí)時(shí)性。

　　本章將首先詳細介紹數字熒光處理單元的設計思想，并在此基礎上，具體介紹數字熒光處理單元的設計及實(shí)現。

　　由需求分析可知，為了實(shí)現波形的熒光顯示，首先需要定時(shí)一段時(shí)間，將在這段時(shí)間內采集到的若干次波形進(jìn)行疊加，并記錄所有波形點(diǎn)出現的頻度。因此數字熒光處理單元內部需要設計一個(gè)存儲器，以記錄一段時(shí)間內所有波形點(diǎn)出現的頻度，稱(chēng)之為模擬熒光屏存儲器。同時(shí)，需要一個(gè)波形疊加處理模塊，完成將 若干次波形進(jìn)行疊加后的頻度存儲到模擬熒光屏存儲器的功能。

　　然后，當定時(shí)時(shí)間到時(shí)，將之前疊加儲存在模擬熒光屏存儲器中的所有單元信息讀出，經(jīng)過(guò)顏色轉換形成一幀波形圖像送顯示器進(jìn)行顯示;同時(shí)將讀出的模擬熒光屏存儲器中的所有單元信息進(jìn)行消隱處理，再寫(xiě)回模擬熒光屏存儲器。

　　送到顯示器進(jìn)行顯示的一幀波形圖像是一幅和顯示屏的波形顯示區具有同樣大小和分辨率的像素圖像。它的原始信息是存儲在模擬熒光屏存儲器中的。模擬熒光屏存儲器實(shí)際上是一個(gè)二維的動(dòng)態(tài)數據庫。數據庫的地址單元是與波形顯示區的像素點(diǎn)一一對應的。因此數據庫的大小由數字熒光示波器的熒光屏波形顯示區的總像素點(diǎn)確定。橫軸對應于時(shí)間軸，縱軸對應幅度軸。規定顯示區的左下角對應數據庫的起始單元，其后的數據單元按對應屏幕從左到右，從下到上的次序排列。

　　由上可知，整個(gè)數字熒光處理單元應包括五個(gè)子單元協(xié)同工作：波形數據緩沖存儲器、模擬熒光屏存儲器、波形激活處理模塊、波形消隱處理模塊和顏色轉換處理模塊等，它們共同完成多路波形的數字熒光處理，并每隔一定時(shí)間形成一幀波形圖像輸出給顯示器，同時(shí)進(jìn)行一次消隱處理。各個(gè)子單元之間的聯(lián)系如圖8所示。

　　2.5 PC機部分

　　PC機與FPGA經(jīng)USB進(jìn)行數據交互（DPX數據與控制信息），PC機通過(guò)USB給FPGA供電，DPX數據經(jīng)USB傳到PC機后通過(guò)LABwindows處理顯示。