32GHz帶寬實(shí)時(shí)示波器技術(shù)揭秘（六）

圖3 簡(jiǎn)化了的磷化銦緩沖芯片電路原理圖

　　圖3是簡(jiǎn)化了的緩沖芯片電路原理圖（本文所有原理圖都是簡(jiǎn)化的），差分輸入信號的終端電阻有固定電阻和可變電阻組合而成，可變電阻用的是工作在線(xiàn)性區的FET管，其寄生參數效應，被考慮進(jìn)L-C-L傳輸線(xiàn)設計中，傳輸線(xiàn)包括鍵合線(xiàn)、焊盤(pán)、晶體管輸入電容和片上電感。

　　在CMOS模數轉換芯片中，80路跟蹤/保持電路直接和輸入焊盤(pán)相連，每個(gè)差分跟蹤/保持電路是一對NMOS FET pass-gate門(mén)電路，后面連接的是驅動(dòng)電路模式順序延遲模數轉換的跨導多級電路。每個(gè)順序延遲模數轉換器，使用基數是1.6的12級跨導以改進(jìn)對失配誤差的容忍度，基數轉換器會(huì )把12位的基數是1.6數據轉換成2進(jìn)制數據，基數轉換器中系數寄存器由校準軟件程控，以糾正順序延遲電路中每一級的誤差。

圖4 順序延遲采樣模數轉換12級電路中的一級

　　圖4是12級跨導電路的其中一級的簡(jiǎn)化原理圖，輸入電流進(jìn)入一對鏡像1.6x電流電路，比較器感知輸入信號極性并致使一位（1b）DAC電流從輸出電流中被加上或減去。這種順序延遲電路設計有3個(gè)優(yōu)點(diǎn)：

　　1. 低功耗：每個(gè)Slice是57mW，包括跨導、基數轉換器

　　2. 面積?。好總€(gè)Slice占用0.12mm

　　3. CMOS兼容：不需要線(xiàn)性電阻或電容來(lái)維持并行結構

　　圖5給出示波器中使用的模數轉換器內部架構發(fā)展歷史，今天所有示波器廠(chǎng)家采用的模數轉換器技術(shù)都是基于flash轉換，并行輸出的技術(shù)。如圖中紅色圓圈所示，安捷倫最后一波使用該技術(shù)在當時(shí)的高性能示波器上是在1997年，首次采用順序延遲采樣模數轉換器是2001年，那時(shí)的模數轉換器是4GSa/s，內部有32個(gè)slices ，每個(gè)Slice的采樣率是125 MSa/s ，把該 轉換器也用到了低端的產(chǎn)品中。到了2005年，安捷倫推出20GSa/s的模數轉換器，內部有80個(gè)slices ，每個(gè)Slice的采樣率是250 MSa/s 。2008年，安捷倫重新設計了該模數轉換器的外部接口，讓其輸出80路串行信號，每一路是2 Gb/s。2010年推出的磷化銦示波器，將采樣頭從剝離出來(lái)單獨設計并和前置放大器等芯片一起封裝到一個(gè)三維電路模塊中。

圖5 示波器中的模數轉換器內部架構的發(fā)展歷史

　　這里，我想說(shuō)的其實(shí)不是安捷倫科技的模數轉換器技術(shù)發(fā)展曲線(xiàn)，而是強調安捷倫的模數轉換器技術(shù)采用了完全不同的思路，供國內相關(guān)的研發(fā)工作者借鑒。實(shí)際上，安捷倫科技的模數轉換器在Slices這個(gè)級別一點(diǎn)都不快，這也意味著(zhù)，安捷倫可以做出更快的單晶片模數轉換器，因為仍有空間增加內部Slices的數量，以及提高每個(gè)Slice的采樣率，輸出串行鏈路的數量，每個(gè)串行輸出鏈路的速度；反過(guò)來(lái)說(shuō)，也可以將每個(gè)Slice的采樣率降低，采樣率降低再配合其它技術(shù)，就有機會(huì )將模數轉換器的垂直分辨率提高，比如從8位提高到10位甚至12位，技術(shù)和經(jīng)驗儲備已經(jīng)有了，何時(shí)推出，主要取決于市場(chǎng)需求和競爭態(tài)勢。無(wú)論是提高模數轉換器的垂直分辨率還是采樣率，都有機會(huì )改變業(yè)界游戲規則，這正是安捷倫維持技術(shù)領(lǐng)先的策略重點(diǎn)所在。